JEDEC beschleunigt die Weiterentwicklung des DDR6-Standards und wird voraussichtlich im Jahr 2028 in die kommerzielle Phase eintreten.

Die Branche ist nicht mehr weit vom DDR6-Speicherstandard der nächsten Generation für Desktop- und Serverplattformen entfernt, und Speicherchiphersteller arbeiten mit JEDEC zusammen, um die Formulierung relevanter Spezifikationen voranzutreiben. Laut den koreanischen Medien The Elec haben große Speicherhersteller wie SK Hynix, Samsung und Micron mit dem DDR6-Design im Labor begonnen und koordinieren nach und nach Modulentwicklungspläne mit Substratherstellern. Die oben erwähnte gemeinsame Forschung und Entwicklung wird unter der Leitung von JEDEC, einer Organisation für Industriestandards, durchgeführt, um sicherzustellen, dass die neue Speichergeneration auf Designebene über eine einheitliche technische Grundlage verfügt.

Es wird berichtet, dass relevante Hersteller bereits 2024 Zugriff auf die erste Version des DDR6-Standardentwurfs von JEDEC haben werden, wichtige Parameter wie Spannungsbereich, Signaldefinition, Stromverbrauch, Verpackung und Pin-Layout stehen jedoch noch nicht endgültig fest. Mit der jüngsten Intensivierung des Branchenfortschritts wird erwartet, dass diese Lücken schrittweise geschlossen werden und auch der Standard-Finalisierungsprozess beschleunigt wird. Zuvor haben mehrere führende Hersteller tatsächlich die Musterphase hinter sich gelassen und sind in einen strengeren Verifizierungszyklus eingetreten, der den Weg für die anschließende Massenproduktion ebnete.

In Bezug auf Leistungsindikatoren, die für die Außenwelt von Belang sind, zeigen derzeit veröffentlichte Informationen, dass die angestrebte Startübertragungsrate von DDR6 8.800 MT/s beträgt und eine Erweiterung auf 17.600 MT/s geplant ist, was fast einer Verdoppelung der Geschwindigkeitsbegrenzung des bestehenden DDR5 entspricht. Der Kern dieser erheblichen Geschwindigkeitssteigerung besteht darin, dass DDR6 eine 4×24-Bit-Subkanalarchitektur übernimmt, was die Einführung neuer Designideen im Hinblick auf die Signalintegrität erfordert. Im Gegensatz dazu nutzt das aktuelle DDR5 noch eine 2×32-Bit-Subkanalstruktur. Die Unterschiede in der Kanalaufteilung zwischen den beiden Standardgenerationen stellen neue Anforderungen an das Controller-Design, die Verkabelung und die Anzahl der Leiterplattenschichten.

Angesichts der Tatsache, dass herkömmliche DIMM-Module bei hohen Frequenzen an physikalische Grenzen stoßen, setzt die Branche im Allgemeinen ihre Hoffnungen auf die CAMM2-Technologie, um die zahlreichen Engpässe von Hochgeschwindigkeitssignalen in Bezug auf Platz, Verkabelung und Schnittstellenformen zu beseitigen. Aktuelle Anzeichen deuten darauf hin, dass Serverplattformen voraussichtlich als erste DDR6 einführen und dann nach und nach auf High-End-Notebook-Plattformen umsteigen werden, sobald die Produktionskapazität hochgefahren ist. Desktop-Verbraucherprodukte könnten später folgen.

Nach dem Zeitplan zu urteilen, wurde letztes Jahr in der Branche davon gesprochen, dass DDR6 im Jahr 2027 „auf den Markt gebracht“ werden würde. Das jüngste Urteil tendiert jedoch eher dazu, 2027 als die wichtigste Phase der Kundenüberprüfung zu betrachten, und die tatsächliche groß angelegte kommerzielle Nutzung für den Markt wird voraussichtlich im Jahr 2028 realisiert Da DDR5 letztes Jahr etwa 80 % erreichte und in diesem Jahr voraussichtlich weiter auf etwa 90 % ansteigen wird, wird die Rolle von DDR4 in der Industriekette allmählich als eine Generation betrachtet, die „abzulösen“ ist. Dies sichert nicht nur mehr Marktraum für den neuen Standard, sondern trägt auch dazu bei, die Produktionskapazität der Waferfabrik für die anschließende Massenproduktion von DDR6-Chips und -Modulen freizugeben.