Zusammenfassung:
NVIDIA hat kürzlich die benutzerdefinierte Speichertechnologie NVHBM (NVIDIA High Bandwidth Memory) mit hoher Bandbreite angekündigt. Im Gegensatz zu herkömmlichen HBM-Lösungen, die Speichercontroller auf Computerchips integrieren, versenkt NVHBM zugehörige Funktionen im Basischip des 3D-HBM-Stacks. Nvidia plant, die Technologie in zukünftigen GPUs zu übernehmen und sie über NVLink Fusion auf XPU-Drittkunden auszuweiten.
Traditionelle HBM-Architekturen setzen normalerweise Speichercontroller auf dem Rechenchip ein und belegen so wertvolle Siliziumfläche, die andernfalls für Recheneinheiten genutzt werden könnte. NVHBM zielt darauf ab, gleichzeitig die Bandbreite, die Energieeffizienz und die verfügbare Fläche des Rechenchips zu verbessern, indem der Controller innerhalb des HBM-Stacks verschoben wird. Nach Angaben von NVIDIA kann NVHBM im Vergleich zu Standard-HBM4E eine Steigerung der Speicherbandbreite um bis zu 30 %, eine Reduzierung des HBM-Stromverbrauchs um 15 % und eine um bis zu 25 % zusätzliche verfügbare Fläche für den Prozessor-Rechenchip ermöglichen.
Die Platzeinsparungen sind hauptsächlich auf die neu gestaltete physische Speicherschnittstelle zurückzuführen. Standard-HBM verwendet breitere Schnittstellenverbindungen, wodurch der Verpackungsraum erweitert wird. Der maßgeschneiderte PHY von NVHBM kann den I/O-Bereich im Vergleich zu JEDEC HBM4E um bis zu 67 % reduzieren. Schmalere Schnittstellen vereinfachen außerdem das Interposer-Routing und geben so bis zu 80 % zusätzlichen verfügbaren Siliziumplatz im Gesamtlayout frei. NVIDIA weist darauf hin, dass der reduzierte PHY-Footprint zu geringeren Routing-Einschränkungen auf dem Interposer führt, was besonders wichtig für die Integration mehrerer Sätze von HBM-Stacks neben großen Rechenchips ist.
In Bezug auf den Energieverbrauch ist die Reduzierung des HBM-Stromverbrauchs um 15 % nicht nur ein wesentlicher Faktor für die Verbesserung der Effizienz, sondern schafft auch mehr Spielraum für die Wärmeableitung für den Computerchip. Dieser Vorteil ist besonders wichtig für Bereitstellungen im Unternehmensmaßstab und für Rechenzentren: Wenn Tausende von Recheneinheiten gleichzeitig in Hunderten von Racks laufen, werden die Energieeffizienzverbesserungen einzelner Komponenten erheblich verstärkt. Als Beispiel nimmt NVIDIA ein Rechenzentrum mit einer 2000-W-XPU und einer Gesamtleistung von 1 GW. Die eingesparte Energiereserve kann theoretisch den Einsatz von bis zu 15.000 zusätzlichen XPUs unterstützen.
Es ist erwähnenswert, dass Samsung kürzlich ein neues Produkt in Hot Chips auf den Markt gebracht hat. Auf der Konferenz 2026 wurde bestätigt, dass HBM4E die Auslieferung einer Single-Pin-Rate vorbereitet 16 Gbit/s, was eine weitere Verbesserung im Vergleich zur aktuellen 14 Gbit/s-Version darstellt. Das vorhandene 14-Gbit/s-HBM4E bietet über 2048 Pins eine Bandbreite von 3,6 TB/s pro Stapel, während die 16-Gbit/s-Version diesen Wert auf 4 TB/s erhöhen kann. Wenn die von Nvidia behauptete Bandbreitensteigerung um 30 % hinzugerechnet wird, wird die theoretische Bandbreite einer einzelnen Gruppe von NVHBM voraussichtlich etwa 5,2 TB/s erreichen.
NVIDIA gab an, dass NVHBM Verifizierungen von mehreren Speicherlieferanten akzeptieren wird, um den Lieferantenzertifizierungsprozess für Kunden zu vereinfachen. Annapurna Labs, eine Tochtergesellschaft von Amazon, hat als erster Partner bestätigt, dass es mit NVIDIA bei der Förderung von NVHBM zusammenarbeiten wird.
Kommentare