3 nm, eine kleine Hürde für TSMC

Am 13. September 2023 wurde auf Apples Herbstkonferenz zur Einführung neuer Produkte der weltweit erste 3-nm-Chip A17Pro zusammen mit der iPhone15Pro-Serie vorgestellt, die immer noch von Apples altem Freund TSMC produziert wird. Vor der Veröffentlichung dieses Chips hatten alle große Hoffnungen in ihn gesetzt. Im Vergleich zu kleinen Knoten wie 4 nm sind 3 nm nach 5 nm eine weitere wichtige Prozessiteration. Rückblickend wird festgestellt, dass jedes größere Upgrade des Prozesses zu einer weiteren erheblichen Verbesserung der Chipleistung führen wird, und das Gleiche dürfte auch für 3 nm gelten.

Doch es kam zu einem Unfall. Die Verbesserung dieses angeblich leistungsstarken A17Pro-Chips war nicht so groß, wie sich alle vorgestellt hatten. Stattdessen verwandelte das Hitzeproblem des iPhone15Pro Apple in eine „Drachenfrucht“.

Sollte TSMC also für die Hitze verantwortlich sein?

Wärmeableitung, die unwiderstehlich ist

Bald kam jemand, um TSMC zu unterstützen. Der Analyst von Tianfeng International, Ming-Chi Kuo, veröffentlichte heute einen Artikel, in dem er das aktuelle Überhitzungsproblem des iPhone 15 Pro-Mobiltelefons von Apple erläuterte und erklärte, dass es „nichts mit dem 3-nm-Prozess von TSMC zu tun hat“.

Ming-Chi Kuo sagte, dass das Überhitzungsproblem der iPhone 15 Pro-Serie nichts mit dem 3-nm-Prozess von TSMC zu tun habe. Dies ist wahrscheinlich hauptsächlich auf den Kompromiss bei der Konstruktion des Wärmeableitungssystems zurückzuführen, um es leichter zu machen, z. B. eine kleinere Wärmeableitungsfläche und die Verwendung einer Titanlegierung, die den Wärmeableitungseffekt beeinträchtigt.

Daran ist natürlich nichts auszusetzen. Laut der aktuellen Demontage verwendet das iPhone 15 Pro immer noch ein Double-Layer-Motherboard mit einem ROM-Chip auf der Rückseite und einem Basisband-Chip auf der Vorderseite. Es sind alles Chips, die viel Wärme erzeugen. Sie zusammenzubauen ist, als würde man den A17 Pro neben einem Lagerfeuer stehen lassen. Wenn die Ladung groß ist, wird das Feuer größer. Der Prozessor läuft nicht nur mit einer reduzierten Frequenz, sondern der Benutzer wird auch bald die Hitze des Telefons spüren.

Darüber hinaus verschärft der von Apple auf dieser Pressekonferenz seit langem beworbene Rahmen aus Titanlegierung das Problem der schlechten Wärmeableitung des getarnten iPhone. Die Wärmeleitfähigkeit von Titan beträgt λ = 15,24 W/(m.K), was etwa 1/4 von Nickel, 1/5 von Eisen und 1/14 von Aluminium entspricht. Die Wärmeleitfähigkeit dieser Titanlegierung ist etwa 50 % niedriger als die von reinem Titan. Das bedeutet, dass das iPhone 15 Pro zwar leichter ist, die Wärmeableitung jedoch nicht so gut ist wie beim Aluminiumlegierungsrahmen des iPhone 15 und beim Edelstahlrahmen des iPhone 14 Pro.

Allerdings sind die Worte von Ming-Chi Kuo nicht umfassend. Laut inländischen Geek Bay-Tests hat sich die Akkulaufzeit des iPhone 15 Pro und iPhone 15 Pro Max im Vergleich zur Vorgängergeneration um etwa Dutzende Minuten verringert. Aufgrund einer leichten Erhöhung der Akkukapazität wurde die Akkulaufzeit verkürzt. Neben der Leistungsplanung des Prozessors selbst könnte das Problem noch in der Energieeffizienz des A17 Pro selbst liegen.

Laut dem Chip-Teardown von Techinsights wird im Vergleich zum A16 die Fläche jedes Leistungskerns und Effizienzkerns des A17Pro um 20 % reduziert, die Fläche jedes GPU-Kerns um 5 % vergrößert und der gesamte GPU-Kern um 20 % vergrößert. Aufgrund der Weiterentwicklung der Prozesstechnologie ist die Gesamtfläche des A17Pro-Chips leicht geschrumpft, aber die Anzahl der Transistoren hat mit 19 Milliarden einen neuen Höchststand erreicht, was einer Steigerung von fast 20 % im Vergleich zu den 16 Milliarden Transistoren der vorherigen Generation entspricht. Die Fähigkeit, ein so großes Upgrade durchzuführen, ist für den 3-nm-Prozess von TSMC unverzichtbar.

Laut offizieller Ankündigung von Apple ist die Gesamtleistung der CPU des A17Pro jedoch nur etwa 10 % höher als bei der Vorgängergeneration. Die Verbesserung der GPU um 20 % ist größtenteils auf den Wechsel von 5 Kernen auf 6 Kerne zurückzuführen. Nur die NPU weist die größte Verbesserung auf. Die Rechenleistung wurde von 17TOPS auf 35TOPS erhöht. Es ist nicht schwer zu erraten, dass sein tatsächlicher Maßstab viel größer geworden ist. Darüber hinaus sind dies mit der Hinzufügung des neuen USB3-Controllers die wichtigsten Upgrade-Punkte des A17Pro, und er hat nicht den bedeutenden Sprung vollzogen, den viele Leute erwartet hatten.

Als der A17Pro seinen mythischen Glanz verlor, wurde auch die 3-nm-Technologie von TSMC in Frage gestellt.

FinFET ist erschöpft

Warum drehte TSMC, das bei 4 nm noch reibungslos lief, bei 3 nm um?

Bei 5 nm verwenden sowohl TSMC als auch Samsung die FinFET-Technologie (Fin Field Effect Transistor), um den durch den Transistor fließenden Strom zu steuern. Diese Technologie kann den Durchgang von Elektronen von „drei Seiten“ steuern (wie unten gezeigt). Wenn die Elektronen nicht gut kontrolliert werden und herumlaufen, kommt es zu Leckagen, die wiederum die Temperatur des Telefons erhöhen.

Um den Strom besser kontrollieren zu können, haben die beiden Halbleitergiganten eine Technologie namens GAA (Gate-All-Around) entwickelt, die den Durchgang von Elektronen von „allen Seiten“ kontrolliert, um Leckagen noch weiter zu verhindern. Beim 3-nm-Knoten entschied sich TSMC jedoch dafür, weiterhin den FinFET-Prozess zu verwenden und stellte erst bei 2 nm auf GAA um. Samsung war der erste, der GAA bei 3 nm einführte. Obwohl es noch nicht in Massenproduktion hergestellt wurde, wird erwartet, dass es einen besseren Stromverbrauch und eine bessere Dichte als FinFET bietet.

Im Jahr 2011 wandte Intel erstmals die 22-nm-FinFET-Technologie auf seinen Mikroarchitektur-Prozessor IvyBridge an. Im Jahr 2014 führten TSMC und Samsung erstmals die FinFET-Technologie in den 16/14-nm-Prozess ein. In den folgenden Jahren entwickelte sich FinFET zu einer beliebten Technologie für viele Waferfabriken. Herkömmliche planare Prozesse konnten die Anforderungen fortschrittlicher Prozesse nicht erfüllen, und das Mooresche Gesetz wurde erneut fortgesetzt.

Aber innerhalb weniger Jahre, unterhalb des 7-nm-Prozesses, wurde das Problem der statischen Leckage immer ernster und die Stromverbrauchs- und Leistungsdividenden der ursprünglichen Prozessentwicklung verschwanden nach und nach. Es besteht Einigkeit darüber, dass FinFET die Anforderungen von 3-nm- und fortschrittlicheren Prozessen nicht erfüllen kann. Der Zeitpunkt der Einführung von GAA ist für viele Menschen in den Fokus gerückt. Intel und TSMC entschieden sich dafür, weiterhin FinFET bei 3 nm zu verwenden, während Samsung, das einen Wettbewerbsnachteil hat, sich entschied, die GAA-Technologie bei 3 nm einzuführen, um mehr Kunden zu gewinnen.

Auf dem TSMC-Technologieseminar im August 2020 gab TSMC bekannt, dass es ein umfassendes Update seiner FinFET-Technologie vorgenommen hat. N3, oder 3 nm, wird eine erweiterte und verbesserte Version von FinFET verwenden, mit Leistungssteigerungen von bis zu 50 % und einer Reduzierung des Stromverbrauchs von bis zu 30 %; der Dichtegewinn ist 1,7-mal höher als der von N5. Allerdings ist zu beachten, dass es sich bei diesem Vergleich lediglich um einen Vergleich zwischen der ersten Generation N3 und N5 handelt. Nachdem N5 nach mehreren Iterationsrunden auf das neueste N4 aktualisiert wurde, war die tatsächliche Verbesserung nicht so großartig wie auf dem Seminar angekündigt.

Rückblickend auf GAA nennt TSMC es NanosheetFET und Intel nennt es RibbonFET. Der Kern dieser Technologien ist derselbe: Die Finne des FinFET wird um 90° gedreht und anschließend werden mehrere Finnen horizontal gestapelt. Diese Flossen gehen alle durch das Tor hindurch – oder sind vollständig vom Tor umgeben, daher spricht man von „gateallaround“. Darüber hinaus ist jede umgedrehte Rippe wie ein Blatt, und sie sind alle Kanäle, daher werden sie auch Nanoblatt-FET genannt.

Aus struktureller Sicht ist die Kontaktfläche zwischen Gate und Kanal des GAAFET-Transistors größer geworden und es gibt Kontakte auf jeder Seite, was eine bessere Schaltsteuerung als bei FinFET ermöglicht. Und für FinFET ist die Breite der Finne ein fester Wert; Bei GAAFET sind die Breite des Blechs selbst und die effektive Kanalbreite jedoch flexibel. Mit einer breiteren Platte werden natürlich ein höherer Antriebsstrom und eine höhere Leistung erzielt, während eine schmalere Platte eine kleinere Fläche einnimmt.

Der Grund, warum TSMC kein GAA in 3 nm verwendet, ist nicht schwer zu verstehen, Kosten und Technologie. Die Kosten sind die Kapitalinvestitionen in neue Fabriken und neue Einrichtungen, und Technologien wie eine geringere Lochmobilität in siliziumbasierten Kanälen führen zu einer schlechten pFET-Leistung. IBM gab auf der letzten IEDM an, dass die Lösung für dieses Problem im Kanalmaterial aus Silizium-Germanium (SiGe) liegt, das der pFET mit Druckspannung beaufschlagen kann: „Der pFET-Kanal aus Silizium-Germanium kann eine Mobilitätssteigerung von 40 % und einen Leistungsvorteil von 10 % im Vergleich zu Kanälen auf Siliziumbasis erzielen und hat eine niedrigere Schwellenspannung (Vt), und die Leistung bei negativer Vorspannungstemperaturinstabilität (NBTI) ist ebenfalls verbessert.“

Natürlich liegen die Vorteile von GAA nicht auf der Hand, was auch ein Anliegen von TSMC sein könnte. Samsung hat zuvor über den 3-nm-GAA-Prozess und seine Vorteile gegenüber 4-nm-FinFET in Bezug auf Frequenz und Stromverbrauch gesprochen, wie in der Abbildung unten dargestellt, die Abbildung liefert jedoch keine absoluten und relativen Werte. Es wird nur allgemein gesprochen. Im Vergleich zu 4-nm-FinFET-Transistoren können mit 3-nm-GAA höhere Frequenzen bei gleicher effektiver Kanalbreite (Weff, Breite der Rippen/Platte × Anzahl der Rippen/Platte) erreicht werden. Gleichzeitig kann ein geringerer Stromverbrauch erreicht werden.

Verschiedene Gründe veranlassten TSMC zu der Entscheidung, GAA nur im 2-nm-Bereich zu verwenden. 3 nm wurden zur letzten FinFET-Generation, was auch den Weg für die Abschaffung von A17Pro ebnete.

Das schwerwiegendere Problem ist natürlich die Rendite. Nach Angaben von HiInvestment&Securities wird die 3-nm-Rendite von Samsung auf mehr als 60 % geschätzt. Im Vergleich dazu beträgt die 3-nm-Ausbeute von TSMC etwa 55 %. Die Ertragsrate der neuen Technologie ist fast die gleiche wie die Ertragsrate der alten Technologie, was die Leute zum Staunen bringt. Der vor einigen Monaten aufgedeckte „Sweetheart-Deal“ zwischen Apple und TSMC begann: Apple erteilte TSMC einen Großauftrag für 3-nm-Chips, verlangte jedoch, dass die Kosten für minderwertige Chips von TSMC selbst getragen werden. Apple muss nur für gute Chips bezahlen. Einige Medien sagten, dass Apple auf diese Weise jedes Jahr Milliarden von Dollar einsparen könne.

Wenn die Rendite hoch genug ist, muss Apple keine Sonderreise unternehmen, um diesen Deal mit TSMC abzuschließen. Da TSMC im Jahr 2022 3 nm in Massenproduktion produzierte, hat die Ausbeute immer noch nicht das Endergebnis von Apple erreicht, und die Energieverbrauchsleistung ist derzeit nicht ideal. Ob bei wieder steigenden Preisen mehr Kunden davon überzeugt werden können, einen solchen Prozess zu akzeptieren, könnte das große Problem sein, das TSMC im Jahr 2024 lösen muss.

Wer ist im 3-nm-Bereich führend?

Derzeit stellt TSMC noch N3B her, den 3-nm-Prozess der ersten Generation für Apple. Der Vorteil dieses Prozesses ist eine deutliche Steigerung der Transistordichte, also der 19 Milliarden Transistoren, die der A17Pro erreicht. N3E, das nächstes Jahr auf den Markt kommt, wird in der Transistordichte etwas schlechter sein, aber im Hinblick auf die Steuerung des Stromverbrauchs idealer sein. Viele Hersteller, darunter auch Apple, sind daran interessiert, diesen Prozess zu übernehmen. Wenn TSMC die Ausbeute bis dahin deutlich verbessern kann, wird es meiner Meinung nach immer noch einen endlosen Strom von Fabless-Herstellern geben.

Aber Samsung hat bereits ein Auge auf die 3-nm-Technologie von GAA geworfen. Sobald TSMC einen Fehler macht, könnten die Aufträge, die ursprünglich ihm gehörten, an seine alten Konkurrenten fließen. Diese Situation ist bereits bei 16 nm und 7 nm aufgetreten. Da nun 3 nm ansteht, besteht die Möglichkeit, dass es noch einmal passiert.

3nm ist eine kleine Hürde, die TSMC dringend überwinden muss.