台积电在本周三于北美技术论坛上公布了其一直延伸到2029年的先进制程技术路线图，系统梳理了1.2纳米与1.3纳米级别的新一代制程（A12、A13），意外揭晓了N2家族的新成员N2U，并确认在2029年前的各节点规划中仍未引入高数值孔径（High‑NA）EUV光刻机。
相比具体节点参数，台积电此次更强调其在节点演进上的“多路径”策略：针对不同终端市场采用差异化的工艺节奏，而非以单一通用节点覆盖全部应用。
Judging from changes in revenue structure, TSMC's main revenue in the past came from smartphones, but in recent years the growth of artificial intelligence and high-performance computing (HPC) business has exceeded that of the mobile phone business. Dieser Trend spiegelt sich deutlich in der neuesten Roadmap wider. The company differentiates its leading processes according to terminal needs: one route launches a new generation of processes for client and mobile phone products every year, and the other launches a generation of nodes focused on improving performance for AI and HPC every two years. For the mobile phone and client market, it will include N2, N2P, N2U, A14 and A13 processes, emphasizing cost, energy efficiency, IP reuse and design compatibility, and accepting incremental improvements in "small steps every year". Those targeting the AI/HPC market include A16 and A12, which must provide a significant enough improvement in performance to support customers in moving to higher-cost new nodes. Gleichzeitig haben Kostenfaktoren in diesem Marktsegment eine relativ geringe Priorität.
Auf dem Kundenweg veröffentlichte TSMC letztes Jahr den A14-Prozess, der die Gate-All-Around (GAA)-Nanoblatttransistoren der zweiten Generation verwenden und mit der NanoFlex Pro-Technologie zusammenarbeiten wird. Es ist geplant, im Jahr 2028 der Flaggschiffknoten für High-End-Smartphones und Client-Produkte zu sein. Der in diesem Jahr neu angekündigte A13 ist eine optisch verkleinerte Version auf Basis des A14. Durch die Reduzierung der Leitungsbreite um etwa 3 % wird eine Steigerung der Transistordichte um etwa 6 % erreicht, während die vollständige Kompatibilität mit dem A14 in Bezug auf Designregeln und elektrischen Eigenschaften erhalten bleibt, wodurch Kunden zusätzliche Energieeffizienzvorteile bei minimalen Forschungs- und Entwicklungs- und Verifizierungskosten erhalten. Dieser Ansatz setzt die frühere optische Skalierungstradition von TSMC auf N12, N6, N4, N3P und anderen Knoten fort, aber die Gesamtvorteile liegen eher in einem milden „Mikro-Upgrade“ als in einem umfassenden „Whole Node Jump“. Im Gegensatz dazu müssen Chip- und IP-Designer eine neue Toolkette, IP und Designmethoden einführen, um die Vorteile von A14 in Bezug auf Stromverbrauch, Leistung und Dichte voll auszuschöpfen. während A13 die kollaborative Optimierung des Designprozesses (DTCO) nutzt, um inkrementelle Vorteile zu bieten, die direkt realisiert werden können, ohne das bestehende Design zu ändern. Nach dem Plan von TSMC soll A13 im Jahr 2029 in die Massenproduktion gehen.
Zusätzlich zur A14/A13-Route plant TSMC auch die Bereitstellung eines kostengünstigeren Upgrade-Pfads – N2U – für Kunden, die in die N2-Plattform investiert haben. N2U ist die im dritten Jahr erweiterte Version der N2-Plattform. It also brings about a 3%-4% performance improvement (under the same power consumption) through DTCO, or a power consumption reduction of about 8%-10% while maintaining the same speed, and also brings about a 2%-3% increase in logic density. The new nodes remain compatible with N2P's IP, which means customers can use existing IP to develop new products without migrating to a new process. Dies eignet sich besonders für Designszenarien, die von High-End-Plattformen zu Produktlinien der Mittelklasse wechseln. TSMC technology R&D executive Zhang Xiaoqiang said that the company will continue to enhance performance, power consumption and density performance through subsequent derivative versions after the node is introduced, helping customers to obtain progressive PPA (performance, power consumption, area) benefits while extending the design life cycle.
In the route for high-performance data centers and AI training, N2 was initially oriented to both clients and data centers, but TSMC also planned the A16 with a back-side power supply architecture to further unleash the performance potential. A16 kann im Wesentlichen als ein Prozess angesehen werden, der die Back-Power-Lösung Super Power Rail (SPR) auf Basis von N2P überlagert. It continues to use the first generation nanosheet GAA transistors and is significantly better than N2 and N2P in terms of power consumption, performance and transistor density, but the cost also increases. It is worth noting that TSMC now marks A16 as the "2027 mass production node", which is equivalent to slipping from 2026 to 2027 compared with the previously communicated timetable. The company explained that the A16 node will be ready for mass production in 2026, but the actual ramping pace of mass production still depends on customer introduction plans, so the overall timeline is aligned to 2027. Before the arrival of A16, TSMC will not completely replace N2X with A16 - the latter is a variant of N2P that enhances performance and further pursues extreme clocks under traditional front-side power supply. Es zielt nach wie vor auf Hochleistungsanwendungen ab, die hohe Frequenzen anstreben.
Nach A16 wird der Staffelstab an A12 übergeben. A12 is expected to bring a "whole node-level" upgrade to data center-level nodes in 2029. Its evolution logic is similar to the relationship between A14 and N2: relying on the second-generation nanosheet GAA and NanoFlex Pro technology to achieve greater comprehensive improvements in performance, power consumption, and density. Although TSMC has not yet disclosed specific quantitative indicators, from a technical framework perspective, A12 can be regarded as a "new data center flagship node" equipped with the second-generation GAA and a more mature backside power supply solution. The company also emphasized that the evolution from A16 to A12 is not only a reduction in geometric size, but also includes systematic optimization of the back power supply path, power integrity, and overall wiring architecture. Only by simultaneously compressing the front-end (front-end wiring and active area) and back-end (back power supply) sizes can the overall density gain be achieved.
Eine auffällige Technologieentscheidung in der gesamten Roadmap ist, dass die geplanten fortschrittlichen Knoten von TSMC wie A13 und A12 bis 2029 keine High-NA-EUV-Lithographiemaschinen verwenden werden. Dies steht in krassem Gegensatz zu Intels Strategie, ab 2027–2028 High-NA EUV auf 14A und nachfolgenden Knoten einzuführen. Zhang Xiaoqiang, technischer Direktor von TSMC, sagte, dass das Forschungs- und Entwicklungsteam des Unternehmens immer noch in der Lage sei, genügend Platz für die Prozessskalierung auf der bestehenden EUV-Plattform freizugraben, und dass keine Notwendigkeit bestehe, sofort auf teurere und komplexere High-NA-Geräte umzusteigen; Irgendwann in der Zukunft muss High-NA möglicherweise eingeführt werden, aber derzeit kann es die Technologieentwicklung im Rahmen des bestehenden EUV-Systems weiterhin vorantreiben. Unter Berücksichtigung des Kostendrucks und der Verfügbarkeit von Produktionskapazitäten bedeutet diese Strategie, die Einführung von High-NA zu verzögern, dass TSMC hofft, ein Gleichgewicht zwischen der Aufrechterhaltung der Wettbewerbsfähigkeit und der Kontrolle der Investitionsausgaben zu finden und gleichzeitig den Lebenszyklus bestehender Tools und Plattformen durch kollaborative Design- und Prozessoptimierung so weit wie möglich zu verlängern.