Zusammenfassung:
AMD-CEO Su Zifeng stellte den EPYC-Prozessor Verano der nächsten Generation auf dem Open Compute Project Global Summit 2026 vor. AMD bestätigte, dass Verano das erste EPYC-Produkt sein wird, das die LPDDR-Speicherschnittstelle nutzt, und dass die Markteinführung für 2027 geplant ist. Es wird als KI-Server-Hostknotenprozessor positioniert, der für die Planung von Daten und Aufgaben verantwortlich ist und Unterstützung für GPU-Beschleuniger bietet. Auf der offiziellen Seite von AMD wird die EPYC 9006 LP-Serie als KI-Hostknoten positioniert, wobei die Verbesserung der Energieeffizienz des Systems und der Beschleunigerauslastung hervorgehoben wird.
In Bezug auf den Speicher wird beschrieben, dass Verano LPDDR5X- und SOCAMM2-Module verwendet. SOCAMM2 ist ein austauschbares Speichermodul mit geringem Stromverbrauch, das eine höhere Bandbreite und Kapazität auf begrenztem Rack-Platz bieten soll. AMDs Ankündigung bestätigte jedoch nur die LPDDR-Speicherschnittstelle und gab keine endgültigen Angaben zu Speichertyp, Kapazität, Kanalnummer, Geschwindigkeit oder Modulkonfiguration bekannt. Die spezifische Kombination von LPDDR5X und SOCAMM2 sollte immer noch als Spezifikationshinweis betrachtet werden, der von den Medien auf der Grundlage früherer Daten und Anzeigeinformationen zusammengestellt wurde, und nicht als vollständige endgültige Spezifikationstabelle.
AMDs frühe Offenlegungen deuteten auf maximal 72 Kerne in einem Single-Socket-Verano hin, und die neu aufgetauchte 192-Core-Anweisung könnte einen einzelnen Prozessor oder eine Dual-Socket-Systemkonfiguration darstellen; Derzeit gibt es kein öffentliches Datenblatt, das erklären kann, ob sich diese Zahl auf den Chip, den Dual-Socket-Server oder das gesamte System bezieht. In früheren AMD-Technologievorschaumaterialien wurde Verano mit bis zu 72 Kernen und 144 Threads beschrieben und eine xGMI-Verbindung mit einer maximalen Frequenz von etwa 5 GHz und maximal 112 Gbit/s aufgeführt. Allerdings entsprechen diese Parameter auch nicht den offiziellen Spezifikationen des Serienmodells und die endgültige Konfiguration muss bei Veröffentlichung noch von AMD bestätigt werden.
Das Paket könnte acht Sätze Computerchips, zwei große I/O-Chips und vier Sätze LPDDR5X-Controller enthalten, und es wird spekuliert, dass die Computerchips Standard-Zen-6-Kerne anstelle der Zen-6c-Version mit hoher Dichte verwenden könnten. Hierbei handelt es sich um Interpretationen des Aussehens der Fotos, und AMD hat die Anzahl oder das Layout der Chips nicht öffentlich bestätigt. AMD bezeichnet Verano offiziell nur als das EPYC-Produkt der sechsten Generation und erklärte, dass es seinen rechenzentrumsorientierten Weg fortsetzen werde; Das Unternehmen hat außerdem zuvor bestätigt, dass Verano den 2-Nanometer-Prozess von TSMC auf nachfolgende EPYC-Produktlinien ausweiten wird.
Verano wird mit dem Instinct-Beschleuniger und dem Rack-Level-Systemlayout von AMD für agentenbasierte künstliche Intelligenz zusammenarbeiten, mit dem Ziel, die Rolle der Host-CPU im KI-Server zu übernehmen. Er unterscheidet sich vom EPYC-Prozessor, der die höchste allgemeine Kerndichte anstrebt und sich auf Speicherbandbreite, CPU- und GPU-Verbindung sowie Energieeffizienz auf Systemebene konzentriert. Abgesehen vom Startplan für 2027 und der Einführung der LPDDR-Schnittstelle hat AMD noch keine endgültige Kernzahl, spezifische Speicherspezifikationen, Stromverbrauch, Preis oder Benchmark-Testergebnisse von Verano bekannt gegeben, sodass „192 Kerne“ derzeit nicht als bestätigter Einzelprozessorparameter angesehen werden können.
Kommentare