Zusammenfassung:
ASML arbeitet mit Kunden an der Entwicklung größerer Masken für High-NA-EUV-Lithographiegeräte der nächsten Generation. Diese Anpassung soll das System besser für die größten KI- und Rechenzentrumschips geeignet machen. Das Unternehmen gab an, dass bestehende EUV-Geräte Chips mit einer Fläche von etwa 800 Quadratmillimetern drucken können, was ausreicht, um Prozessoren und Beschleuniger abzudecken, die von Herstellern wie Nvidia und Google für fortschrittliche Rechenzentrumshardware entwickelt wurden.
High-NA EUV ist ASMLs wichtigste Lithografieplattform der nächsten Generation. Es kann feinere Merkmale als bestehende EUV-Drucker drucken und hilft Chipherstellern dabei, Designs mit höherer Dichte in fortschrittlichen Prozessen zu erreichen. Derzeit wird jedoch eine kleinere Maske verwendet, wodurch die Chipfläche begrenzt ist, die in einer einzigen Belichtung gedruckt werden kann.
Um dieser Einschränkung zu begegnen, plant ASML, High-NA EUV auf ein 12-Zoll-Retikelformat umzustellen, damit die neuen Geräte größere Chips verarbeiten und den größten Geräteumfang für Rechenzentren abdecken können, den bestehende EUV-Geräte bereits produzieren können. Lithographiegeräte projizieren Schaltkreismuster auf Siliziumwafer, indem sie Licht durch eine Maske passieren lassen, die Chipmuster trägt. Daher bestimmt die Größe der Maske direkt, wie viel Designinhalt in einer Belichtung abgedeckt werden kann.
In Bezug auf die industrielle Umsetzung hat Intel das High-NA-System von ASML auf Notebook-Chips verwendet, TSMC und Samsung haben diese Ausrüstung jedoch noch nicht in der Massenproduktion von Logikchips im großen Maßstab eingesetzt. ASML geht davon aus, im Jahr 2031 eine Pilotlinie mit einer größeren Maske vorzuführen und plant, die Technologie im Jahr 2033 in die Großserienproduktion zu bringen.
Marco Pieters, Chief Technology Officer von ASML, sagte gegenüber Reuters, dass die Produktionseffizienz dieser Systeme voraussichtlich um 40 % steigen wird, wenn alle Parteien in der Branche zusammenarbeiten können, um voranzukommen. Dieser Schritt zielt auch darauf ab, den Anwendungsbereich von High-NA EUV zu erweitern, da diese Art von Ausrüstung voraussichtlich teurer und technisch anspruchsvoller sein wird als bestehende EUV und Chiphersteller nur dann bereit sein werden, sie in großem Maßstab einzuführen, wenn die Leistung hoch genug ist.
Der Branchenzeitplan zeigt auch, dass High-NA EUV allmählich von frühen Versuchen zu einer umfassenderen Produktionsplanung übergeht. SK Hynix sagte, es erwäge, der Allianz beizutreten, um die Einführung von 12-Zoll-Masken voranzutreiben, und hat 2028 als Zielzeitpunkt für die Verwendung von High-NA EUV für die DRAM-Massenproduktion festgelegt; Samsung plant außerdem, High-NA EUV im Jahr 2028 für die DRAM-Produktion mit hoher Kapazität einzusetzen, und TSMC geht davon aus, dass diese Technologie ab 2030 in der Großserienfertigung von fortschrittlichen Prozesschips eingeführt wird.
Diese Entwicklungen zeigen, dass die großformatige Maskenlösung von ASML vor allem eine andere Ebene von Problemen löst: Sie ermöglicht High-NA EUV nicht nur eine höhere Auflösung, sondern unterstützt auch die immer größeren Chipdesigns, die für KI-Systeme und Cloud-Infrastrukturen erforderlich sind.
Kommentare