Intel hat ein neues Patent für seinen XBM-Speicher veröffentlicht, der als Alternative zu HBM4 gilt und eine höhere Bandbreite bringen kann. In den letzten Jahren war HBM die Standardkonfiguration von KI-Beschleunigern, doch jetzt sind einige Produkte auf LPDDR umgestiegen, um einen Ausgleich zwischen Angebotsknappheit, Preis und Leistung zu schaffen.
Obwohl LPDDR effizienter ist und über eine größere Kapazität verfügt, besteht auch das Problem einer unzureichenden Bandbreite. Vor einiger Zeit hat Qualcomm die HBC-Architektur vorgeschlagen, die Rechenleistung mit Hochgeschwindigkeitsspeicherbandbreite kombiniert und eine 3D-Stacked-Chip-Lösung verwendet. Im Vergleich zu HBM bietet HBC eine schnellere, effizientere und skalierbarere Verarbeitung. Der HBC-Stack ist über ein organisches 2D-Substrat mit dem SoC verbunden. Die Unterseite des HBC-Stacks ist eine speichernahe Beschleunigereinheit, und der LPDDR-DRAM-Stack wird mithilfe der TSV-Technologie (Through Silicon Via) hinzugefügt.
Anfang dieses Jahres kündigte Intel an, mit Power Semiconductor Manufacturing Co., Ltd. (PSMC) und der SoftBank-Tochter SAIMEMORY zusammenzuarbeiten, um eine neue Speichertechnologie namens „Z-Angle Memory (ZAM)“ zu entwickeln, die jedoch noch nicht in die Kommerzialisierungsphase eingetreten ist. XBM scheint eine neue, von Intel vorgeschlagene, wettbewerbsfähige Lösung auf HBM-Ebene zu sein und wird voraussichtlich um das Jahr 2030 kommerzialisiert.
Laut Intels Beschreibung verwendet XBM ein Back-End-Transistordesign, einschließlich eines Verpackungssubstrats, eines optionalen Basischips und eines gestapelten Speicherchips. Jeder Speicherchip im Stapel verwendet einen DRAM mit 1T1C-Struktur (1 Transistor und 1 Kondensator), und die Transistoren werden auf BEOL (Back-End-Of-Line, Back-End-Metallverbindungsschicht) verschoben, um die Flächennutzung und die TSV-Dichte (durch Silizium-Via) zu verbessern. Im Vergleich zu herkömmlichem Front-End-Transistor-DRAM weist es eine deutliche Verbesserung der Bandbreite auf.
XBM wird eine Cross-Batch-Speicherlösung (Cross-Batch-Speicher) verwenden, um eine Verbindung zu einem UCIe-I/O-Modul mit einer Rate von 32 GT/s herzustellen, und die Kosten werden niedriger sein als bei HBM4. Die Kapazität jedes XBM-Chips liegt zwischen 0,5 GB und 5 GB, und die Paketgröße bleibt die gleiche wie bei HBM 4. Ein weiterer Vorteil von XBM besteht darin, dass es mehrere Verpackungsoptionen, einschließlich MoP, unterstützen kann, was bedeutet, dass es eine höhere Bandbreite und Kapazität in einer Lösung mit kleinerem Formfaktor bereitstellen kann.
Basierend auf der Zielpositionierung, den Leistungsindikatoren und dem Zeitplan für die Kommerzialisierung geht die Branche davon aus, dass XBM eng mit ZAM verbunden ist.