Laut Berichten von Branchenmedien, die sich auf Quellen wie ETNews aus Südkorea berufen, plant Intel, seine Prozess-Roadmap als Reaktion auf die 1,4-Nanometer-Chip-Herstellungstechnologie, die TSMC und Samsung Electronics in den nächsten Jahren einführen werden, anzupassen und zu aktualisieren, und erwägt die Einführung einer verbesserten Version des Prozesses namens „14A2“ (14A Gen2), die auf dem Standard-14A-Prozess basiert.
Den aktuellen Plänen aller Parteien zufolge soll TSMC seine A14-Fabrik bereits im nächsten Jahr in Betrieb nehmen, während Samsung Electronics die Massenproduktion seines 1,4-nm-Prozesses im Jahr 2029 anstrebt. Angesichts des Drucks der Konkurrenz hatte Intel ursprünglich geplant, seine bahnbrechende 14A-Technologie innerhalb des nächsten Jahres auf den Markt zu bringen und diese zu nutzen, um externe Foundry-Kunden für die Umgestaltung seines Wafer-Foundry-Geschäfts zu gewinnen. Der diesmal gemeldete 14A2 ist ein wichtiges Ergebnis der technischen Verfeinerung und Reifeverbesserung des Standard-14A-Prozesses.
In Bezug auf die technische Architektur nutzt der Standard-14A-Prozess die „PowerDirect“-Technologie, das Back-Power-Supply-Network (BSPDN). Die neuesten Branchennachrichten zeigen jedoch, dass Intel erwägt, im darauffolgenden 14A2-Prozess eine disruptive „Dual Side“-Stromversorgungsarchitektur einzuführen, was bedeutet, dass der Chip sowohl die Vorder- als auch die Rückseite für die Stromversorgung nutzen wird. Darüber hinaus wird der M0-Metallabstand (Pitch) des grundlegenden 14A-Prozesses auf 28 Nanometer reduziert, während der neue 14A2-Prozess plant, den Metallabstand durch verbesserte Technologien wie Doppelmusterbelichtung (Double Patterning) weiter auf 21 Nanometer zu komprimieren und so eine höhere Transistordichte zu erreichen. Da bereits angekündigt wurde, dass die Basisversion 14A eine Steigerung der Transistordichte um 30 % mit sich bringt, wird der Dichtegewinn von 14A2 zweifellos vorteilhafter sein.
Obwohl dieses Upgrade die Auslastung teurer Geräte wie Lithografiemaschinen mit hohem Durchmesser und hoher numerischer Apertur für extremes Ultraviolett (High-NA EUV) erheblich steigern und die Rentabilität einer einzelnen Maschine steigern kann, bringt der ultrafeine Rasterabstand von 21 Nanometern auch technische Komplikationen mit sich, wie beispielsweise eine erhebliche Erhöhung des Widerstands. Gleichzeitig sind bestehende Nano-Through-Silicium-Vias-Designs (nTSVs) nicht in der Lage, solchen Leistungslasten mit hoher Dichte direkt standzuhalten. Um diesen Engpass zu überwinden, soll Intel eine Verbundstruktur eingeführt haben, die weiterhin das Back Power Supply Network (BSPDN) als Hauptstromversorgungsquelle des Kerns nutzt, gleichzeitig aber einen Teil der Stromverteilung der vorderen Metallschicht zuweist, um die Stabilität der Gesamtschaltung aufrechtzuerhalten.
Derzeit ist TSMC mit einer Situation konfrontiert, in der sein Auftragsvolumen nahezu gesättigt ist, was viele Chipdesign-Hersteller auch dazu veranlasst hat, sich nach anderen Herstellern wie Intel und Samsung umzusehen. Intel ist derzeit zuversichtlich, seine Führungsposition in der Halbleiterfertigung zurückzugewinnen, muss aber als Nachzügler auf dem Foundry-Markt noch seine Fähigkeit zur Massenproduktion für externe Kunden unter Beweis stellen. Der aktuellen Marktstruktur nach zu urteilen, sind Intels nachfolgende 18A-P-, 14A- und neu vorgestellte 14A2-Prozesse zum Fokus der gesamten Halbleiterindustrie geworden.