Auf der jährlichen AMD Advancing AI-Konferenz machte AMD-Vorsitzender und CEO Dr. Su Zifeng eine Reihe großer Ankündigungen und veröffentlichte AMDs leistungsstärksten KI-Chip Instinct MI455X GPU, „die leistungsstärkste intelligente CPU“ Venice, „die leistungsstärkste KI-Infrastruktur auf Rack-Ebene“ Heilos und einen speziell für Roboter entwickelten Ryzen-Chip.
Heute hat AMD 7 Hauptversionen angekündigt:
Die leistungsstärkste KI-Infrastruktur auf Rack-Ebene Heilos
Die leistungsstärkste intelligente Server-CPU „Venice“
GPUs der Instinct MI400-Serie (einschließlich MI455X und MI430X)
Luftgekühlte PCIe-GPU MI350P
KI-Software-Stack ROCm.ai
Lokale KI-Entwicklerplattform „Gorgon Halo“
Kria AI-Robotersystemmodul und Entwicklerplattform
Gleichzeitig kündigte Su Zifeng die neueste Roadmap für AMD GPU, CPU und KI-Infrastruktur auf Rack-Ebene an.
Unter den GPU-Produkten wird voraussichtlich im nächsten Jahr die MI500-Serie auf den Markt kommen, die HBM der nächsten Generation nutzt, größere vertikale Erweiterungsnetzwerke unterstützt und neue Kupferverbindungs- und optische Verbindungstechnologien einführt; Die MI600-Serie befindet sich in der Entwicklung und wird 2028 veröffentlicht.
Der Inferenzdurchsatz des MI500 der nächsten Generation wird auf den des MI300X ansteigenMehr als 2000 Mal.
Unter den Server-CPUs ist die heute veröffentlichte sechste Generation „Venice“ die erste von AMD2nmDie Server-CPU nutzt erstmals 512 Threads und PCIe 6.0; die Server-CPU „Florence“ der siebten Generation wird eine neue Generation von Prozessknoten und Speicher nutzen und voraussichtlich im Jahr 2028 ausgeliefert werden; Die „Ravenna“ der achten Generation befindet sich in der Entwicklung und soll 2030 ausgeliefert werden.
In der Rack-KI-Infrastruktur sieht die Roadmap der letzten drei Jahre wie folgt aus:
Helios wurde heute mit „Venice“-CPU, MI455X-Serie-GPU, Pensando „Vulcano“ AI-NIC und „Salina“-DPU veröffentlicht.
Der Helios 500 erscheint nächstes Jahr und wird über eine „Verano“-CPU, eine MI500-Serie-GPU, eine Pensando „Como“ AI NIC und eine „Monza“-DPU verfügen.
Die Auslieferung des Helios 600 ist für 2028 geplant und wird eine „Ferrara“-CPU, eine MI600-Serie-GPU, eine Pensando „Palma“ AI NIC und eine „Levanzo“-DPU verwenden.
In Bezug auf die GPU nutzt der MI455X die 2-nm- und 3-nm-Prozesstechnologie von TSMC, basiert auf der CDNA-5-Architektur, verfügt über 320 Milliarden Transistoren, nutzt innovative Chiplet-Technologie, kombiniert 12 Rechen-Chiplets und I/O-Chiplets mit 432 GB HBM4 und nutzt fortschrittliche 3D-Stacking-Packaging-Technologie.
Ein kürzlich von Signal65 veröffentlichter unabhängiger Bericht zeigt, dass die Verwendung mehrerer Mainstream-Open-Source-Modelle für echte Workload-Tests den Durchsatz der AMD MI355X-GPU der vorherigen Generation steigertnahe kommen oder sogar überschreitenNvidia B200 ist äußerst kostengünstig.
AMD hat außerdem eine luftgekühlte PCIe-GPU für Unternehmensserver auf den Markt gebracht – Instinct MI350P, die über 144 GB HBM3E, etwa 4 TB/s Speicherbandbreite, PCIe 5,0×16, mit einer maximalen Leistung von etwa 600 W verfügt und auch auf etwa 450 W konfiguriert werden kann. Eine einzelne Karte kann Modelle mit einer maximalen Parameterskala von etwa 260 Milliarden unterstützen.
Die Anzahl der vom MI350P pro Dollar und Sekunde generierten Token entspricht der von NVIDIA RTX Pro 40004,2 Mal.
AMD konzentrierte sich intern auf das Testen von zwei Szenarien: autonome Bedrohungserkennung und die Ausführung persönlicher Agenten. Durch das Token-Routing wird ein Teil der Anfragen an das Cloud-Frontier-Modell gesendet und der andere Teil an das Open-Weight-Modell, das auf EPYC und MI350P läuft. Letztendlich werden die Token-Kosten um etwa 43 % reduziert und die Reaktionsgeschwindigkeit lokal ausgeführter Workloads um bis zu etwa 43 % erhöhtdreimal.
Diese Hybridarchitektur, die hochmoderne Cloud-Modelle mit lokalen Unternehmensmodellen kombiniert, wird zu einer wichtigen Bereitstellungsmethode für Unternehmens-KI werden.
Im Hinblick auf die Rack-KI-Infrastruktur hat AMD die Racks Helios und Nvidia Vera Rubin ausführlich verglichen. Helios bietet eine hervorragende Leistung in Bezug auf FP4-Leistung, FP8-Leistung, HBM-Kapazität und -Bandbreite sowie horizontale Erweiterungsbandbreite.Besser.
Dies sind die von AMD auf Helios gemessenen Leistungen: Die HBM-Bandbreite beträgt bis zu20 TB/s, FP4-Rechenleistung erreicht20PFLOPS, die vertikale Erweiterungsbandbreite einer einzelnen GPU beträgt3,2 TB/s, die horizontale Erweiterungsbandbreite beträgt190 GB/s.
AMD-Führungskräfte sagten, dies seien „Die höchste gemessene Zahl, die jemals von einem GPU-Hersteller bekannt gegeben wurde.“
In Bezug auf die CPU verglich AMD „Venice“ mit Nvidias Vera-CPU-Leistungsdaten, die gerade diese Woche veröffentlicht wurden: „Venice“ erreicht mit seiner Durchsatzleistung die von Vera.2,2 malDie Leistung pro Kern ist ab Werk und ohne Leistungsoptimierung führend.20 %.
Ein Rack, das mit der „leistungsstärksten intelligenten CPU der Welt“ ausgestattet ist, ist natürlich auch das „leistungsstärkste intelligente CPU-Rack der Welt“.
In Bezug auf lokale KI verfügt die High-End-Upgrade-Version der AMD Ryzen AI Max 400-Serie „Gorgon Halo“ über 192 GB einheitlichen Speicher und kann 300 Milliarden große Modelle auf Parameterebene lokal ausführen.
Im Hinblick auf die physische KI veröffentlichte AMD Prozessoren der Ryzen AI Embedded
AMD betonte außerdem, dass sein Produktportfolio autonome Roboter vom Körper bis zum Gehirn „kontrahieren“ könne:
Kira AI: Das „Gehirn“ des Roboters, verantwortlich für fortgeschrittene Wahrnehmung und logisches Denken.
Versal AI Edge: Das „Rückgrat“ des Roboters, verantwortlich für Hochgeschwindigkeitsdaten und adaptives Computing.
Zynq UltraScale+: Roboter-„Gelenke“ und Echtzeitsteuerung.
Spartan UltraScale+: Sensorkonnektivität und Low-Level-Schnittstellen.
Was die Software angeht, hat AMD den Software-Stack ROCm.ai veröffentlicht und Demonstrationsvideos mit MiniMax M3 und DeepSeek-V4 Pro veröffentlicht.
Auf dieser Konferenz haben wir die Namen vieler chinesischer Partner und Models gesehen. Zum BeispielByte, Tencent, Alibaba, Dark Side of the Moon, Lenovound andere Unternehmen, undMiniMax, DeepSeek, Kimi, Xiaomi MiMo, GLM, Qwenund andere Modelle.
Interessanterweise kündigte AMD auf der Konferenz neben der Veröffentlichung seines eigenen KI-Chips auch eine technische Partnerschaft mit Cerebras Systems an, einem amerikanischen KI-Chip-Unternehmen, das für die Entwicklung des weltweit größten Chips bekannt ist, um gemeinsam eine neue entkoppelte KI-Inferenzlösung auf den Markt zu bringen, die die Rack-Level-Lösung AMD Helios mit der Wafer-Level-Engine von Cerebras kombiniert. Es wird erwartet, dass diese beiden Rechenmaschinen zusammenarbeiten und die Token pro Watt pro Sekunde auf ansteigen werden5 Mal.
Cerebras plant den Einsatz von AMD Helios-Systemen in seinen Rechenzentren. Die gemeinsame Lösung wird voraussichtlich in der zweiten Hälfte dieses Jahres über die Cerebras Cloud verfügbar sein.
Su Zifeng sagte, dass AMD letztes Jahr vorhergesagt habe, dass der Markt für KI-Beschleuniger bis 2028 etwa 500 Milliarden US-Dollar erreichen werde, aber heute scheine er eher konservativ zu sein. AMD geht nun davon aus, dass der Markt für KI-Beschleuniger bis 2030 etwa 1,5 Millionen US-Dollar erreichen wird1,4 Billionen US-Dollar (ca. 9,48 Billionen RMB).
Das bedeutet, dass die Größe des Marktes für KI-Beschleuniger bis zum Ende dieses Jahrzehnts nahezu der Größe des heutigen gesamten Halbleitermarktes entsprechen wird.
In Zukunft wird es viele verschiedene Arten von Beschleunigern geben. Su Zifeng prognostiziert, dass GPUs immer noch den größten Teil dieses Marktes ausmachen werden, da sich KI-Algorithmen noch in den Kinderschuhen befinden und sich die Arbeitslasten immer noch schnell ändern. Diese Umgebung ist für programmierbare GPUs und ihr Software-Ökosystem günstiger.
Nach dem Treffen nahmen Su Zifeng und mehrere Führungskräfte von AMD Fragen von globalen Medien wie Zhidongxi entgegen. Su Zifeng sagte, dass AMD eine unangefochtene Spitzenposition im Bereich Server-CPUs einnimmt und seinen eigenen Weg für zukünftige KI-Computing-Anforderungen ebnet. Der Wechsel von MI450 zu MI500 wird ein großer Sprung sein.
AMD geht davon aus, dass seine Marktchancen bis 2030 etwa 2 Billionen US-Dollar (ca. 1,354 Milliarden RMB) erreichen können, und hofft, in den Marktsegmenten, an denen das Unternehmen beteiligt ist, ein über dem Markt liegendes Wachstum zu erzielen.
01.
MI455X GPU: 2-nm-Prozess + HBM4-Speicher,
Die KI-Rechenleistung erreicht 40PFLOPS
Die AMD Instinct MI455X GPU ist der bisher fortschrittlichste KI-Chip von AMD und der weltweit erste 2-nm-GPU-Chip.
MI455X basiert auf der AMD CDNA 5-Architektur der neuen Generation und verfügt über320 MilliardenTransistor, Top-Ausstattung432 GB HBM4Videospeicher, UnterstützungFP4, FP6, FP8Warten Sie auf das AI-Datenformat.
Die GPU ist auf Chiplets ausgelegt. Der Computer-Chiplet verwendet die 2-nm-Prozesstechnologie von TSMC, andere Chiplets verwenden andere Prozesse.
Im Vergleich zur Vorgängergeneration MI355X hat der MI455X einen Generationssprung vollzogen:
432 GB HBM4-Videospeicher, mehr als die aktuellen fortschrittlichen Lösungen von Konkurrenzprodukten50 %.
Die theoretische Speicherbandbreite beträgt bis zu 23,3 TB/s, was dem 2,9-fachen der Vorgängergeneration entspricht.
Die maximale Gleitkomma-Rechenleistung von MXFP8 erreicht 20PFLOPS, was dem Vierfachen der vorherigen Generation entspricht.
Die maximale Gleitkomma-Rechenleistung von MXFP4 erreicht 40PFLOPS, was dem Vierfachen der vorherigen Generation entspricht.
Beim Ausführen des DeepSeek-V3-Modells kann der Token-Durchsatz von MI455X den von MI355X erreichen.34 Mal, können die Kosten pro Token bis zum Original reduziert werden1/18.
Die GPU-Innovation des MI455X konzentriert sich hauptsächlich auf Rechen-, Cache- und Speichersysteme sowie die tatsächliche Arbeitslasteffizienz.
Im Vergleich zur MI300/MI350-Serie wurde die interne Architektur der MI400-Serie leicht angepasst und wird in dieser Generation der Computerarchitektur verwendet.WGP(Arbeitsgruppenprozessor, Arbeitsgruppenprozessor) wird als Kern-Computing-Organisationseinheit verwendet, und der Ausdruck Compute Unit (Compute Unit) wird nicht verwendet.
XCD (Accelerator Complex Die) enthält WGP. Jeder XCD verfügt über zwei Shader-Engines, und die beiden Shader-Engines sind in einem Rechenchiplet gekapselt. Jede Shader-Engine implementiert physisch 17 WGPs, von denen 16 aktiviert sind und einer zur Verbesserung der Fertigungsausbeute verwendet wird.
Jede GPU verfügt über zwei globale L2-Caches mit einer Kapazität von jeweils 96 MB.
Ein wichtiger Unterschied zwischen MI455X und MI355X besteht darinDer L2-Cache wird von mehreren Rechenchiplets gemeinsam genutztJede Gruppe von 8 Shader-Engines teilt sich einen globalen L2. In der MI300/MI350-Serie verfügt jedes Chiplet über einen eigenen L2-Cache.
Daher werden bei der neuen Generation die Logikfunktionen zwischen verschiedenen Chips neu aufgeteilt. Die beiden L2-Caches sind über AMD Infinity Fabric verbunden und konsistent gehalten. HBM4 befindet sich auf der anderen Seite des Infinity Fabric und beide L2 haben Zugriff auf den gesamten Videospeicherplatz. Infinity Fabric verbindet außerdem GPU-Kerne und Videospeichersysteme mit anderen GPUs in Scale-up-Domänen sowie Scale-out-Netzwerken.
Die logische Neuaufteilung entspricht auch der neuen Chiplet-Teilungsmethode.
Der L2-Cache wird nach FCD verschoben, also Fabric und Cache Die. Der FCD befindet sich unterhalb des XCD und bildet eine 3D-Stapelstruktur. Jeder FCD enthält einen 96 MB großen L2-Cache, der 6 Sätzen von HBM4-Schnittstellen und Logik entspricht, die mit 8 Shader-Engines verbunden sind.
Die gesamte GPU enthält zwei FCDs, die über einen zentralen Infinity Fabric-Link verbunden sind, und I/O-Chips sind ebenfalls an beiden Enden des Chips konfiguriert.
XCD verwendet den N2-Prozess von TSMC, während FCD und IOD andere erweiterte Prozesse verwenden, die für Cache und E/A geeignet sind. Um das Paket herum befinden sich 12 Gruppen von HBM4.
Auf der Verpackungsebene verwendet MI455X organische Substrate und TSMC CoWoS-L 2.5D-Verpackungen.
Im Gegensatz zu CoWoS-S, das auf einem großen Silizium-Interposer basiert, der in der MI300/MI350-Serie verwendet wird, bettet CoWoS-L lokale Siliziumbrücken in das organische Substrat ein. Diese Verpackungsmethode kann größere GPU-Module als MI355X unterstützen.
XCD wird durch die 3D-Hybrid-Bonding-Technologie, die AMD in früheren Generationen verwendet hat, um ein SoIC-Modul zu bilden, auf FCD gestapelt. HBM4 und I/O Die werden dann über CoWoS-L mit diesen Modulen verbunden.
Diese Kombination ermöglicht es AMD, nach der Aufteilung die geeignete Verbindungsmethode für verschiedene Teile der Architektur auszuwählen:
Da zwischen XCD und L2 eine extrem hohe Bandbreite und eine extrem geringe Latenz erforderlich sind, kommt eine 3D-Verbindung zum Einsatz.
Andere Verbindungen mit höherer Latenztoleranz verwenden eine 2,5D-Lateralverbindung.
Zu den Berechnungsänderungen gehören:
MI455X ist die erste Instinct-GPU, die mit Wave32 als Hauptausführungsmodus entwickelt wurde und die Unterstützung für Wave64 aufhebt, was die Befehlslatenz reduzieren, Strafen für Verzweigungsdivergenzen reduzieren und den Registerdruck verringern kann.
Unterstützung für MXFP8, MXFP6 und MXFP4 sowie MXFP4-Quantisierung hinzugefügt, die feinkörnigere Skalierungsfaktoren unterstützt.
Der Tanh-Befehl wird hinzugefügt, um den Durchsatz der vorhandenen transzendenten Funktionen des MI355X zu verdoppeln.
Sowohl MI455X als auch MI355X unterstützen die 256-WGP-Architektur, sodass die Gesamtdurchsatzverbesserung hauptsächlich auf die Verbesserung einer einzelnen WGP-Fähigkeit zurückzuführen ist. Der Rechendurchsatz von MXFP8 und MXFP4 ist bis zu viermal so hoch wie der von MI355X, und der Rechendurchsatz von MXFP6 ist bis zu doppelt so hoch wie der von MI355X.
In Bezug auf Cache- und Speicherniveaus verwendet MI355X HBM3E und setzt Infinity Cache zwischen dem Videospeicher und L2. MI455X wird auf 432 GB HBM4 aufgerüstet, wobei die unabhängige Infinity-Cache-Schicht aufgehoben und die Kapazität und Bandbreite auf den größeren globalen L2 konzentriert wird.
Die Bandbreite eines einzelnen L2 auf jedem FCD erreicht die Gesamtbandbreite des gesamten Infinity Cache des MI355X.1,5 Mal;Die Summe der beiden L2s erreichtdreimal. Die beiden L2s speichern jeweils Daten im gesamten GPU-Adressraum und werden von Infinity Fabric konsistent gehalten.
Auch globale Atomoperationen wurden wieder in L2 verlagert. Systemweite atomare Operationen werden weiterhin von Infinity Fabric unterstützt; GPU-geräteweite atomare Operationen werden direkt in L2 ausgeführt, und der Durchsatz ist deutlich höher als bei MI355X.
Die effektive Tensorbandbreite von L2 bis WGP wird auf hochskaliert4 mal, das einzelne SIMD-Register und die LDS-Kapazität (Local Data Share) jedes WGP werden auf erhöht2 mal. Single SIMD VGPR (Vector General-Purpose Register) wird ebenfalls erweitert2 mal.
Um die Datenbewegung zu reduzieren und die Auslastung zu verbessern, überlappt AMD Datenverarbeitung und Datenverarbeitung vollständig, um die tatsächliche Auslastung und Bereitstellungsleistung von KI-Workloads wie GEMM, Flash Attention und Short Kernel zu verbessern.
Durch TDM (Tensor Data Mover) werden Daten direkt und asynchron zwischen dem globalen Anzeigespeicher und LDS übertragen, wodurch Registerübertragungen reduziert werden.
Reduzieren Sie wiederholte Speicherzugriffe und verbergen Sie Latenzzeiten durch mehrere WGP-Clustering, Daten-Multicast und Prefetching.
Reduzieren Sie Wartezeiten und Leerlaufzeiten in jeder Ausführungsphase durch eine flexiblere Barrierensynchronisierung und geringere Verzögerungen bei der Kernel-Planung.
Die MI400-Serie gestaltet das System DMA neu. In der Vergangenheit waren für die Software sichtbare DMA-Warteschlangen direkt an die physische DMA-Engine gebunden. Die neue Architektur unterteilt es in ein DMA-Frontend (eine für die Software sichtbare logische Schnittstelle) und ein DMA-Backend (eine Ausführungs-Engine, die den physischen Standort innerhalb der GPU, die Speicherverteilung und den Standort externer Links versteht).
Die Software muss lediglich DMA-Arbeitselemente übermitteln, ohne verstehen zu müssen, wie virtuelle Adressen physischen Adressen zugeordnet werden oder wo sich die Daten, Engines und Scale-Up-Links physisch auf dem Chip befinden. Das System teilt die Arbeitselemente und den Lastausgleich auf mehrere DMA-Backends auf.
MI455X unterstützt NUMA und Partitionierungsmodi ähnlich wie MI355X. Die gesamte GPU kann als große NUMA-Domäne mit feinkörniger Adressverschachtelung für die gesamte GPU ausgeführt werden; Es kann auch in zwei NUMA-Domänen aufgeteilt werden, wobei jede Domäne hauptsächlich ihr eigenes L2 und angrenzendes HBM verwendet.
Der Dual-NUMA-Modus reduziert den Cache-Kohärenzdruck und macht den Speicherzugriff lokalisierter, wodurch die Effizienz verbessert wird. Zusammen mit der Computerpartitionierung kann die Software Aufgaben planen und Speicher platzbewusster zuweisen.
Die GPU unterstützt auch Virtualisierung und kann in 1, 2 oder sogar 8 kleinere logische GPUs aufgeteilt werden und entsprechend bis zu 8 virtuelle Maschinen ausführen. Die GPU-Hardware ist für die Speicherisolation zwischen virtuellen Maschinen verantwortlich und verlässt sich nicht ausschließlich auf die NUMA-Partitionierung.
Was die Sicherheit anbelangt, basiert das Sicherheitssystem der MI400-Serie auf der Root-of-Trust-Hardwareverschlüsselung in Verbindung mit Confidential Computing und sorgt gleichzeitig für eine starke Mandantenisolierung.
02.
Helios: Mehr als 18.000 GPU-Recheneinheiten,
Produzieren Sie 30 % mehr Token pro Dollar als NVIDIA-Racks
In den letzten zwei Jahren ist der monatliche Token-Verbrauch sprunghaft angestiegen158 Mal. Modernste KI erfordert einen offenen Entwurf auf Rackebene.
AMD hat hierfür eine vollständig integrierte Rack-Level-Lösung gebaut: Die CPU ist für die Systemorchestrierung verantwortlich, die GPU ist für das KI-Computing verantwortlich, das Hochgeschwindigkeitsnetzwerk ist für die engpassfreie Kommunikation verantwortlich und der ROCm-Software-Stack verbindet alle Teile.
Heute hat AMD die Helios-KI-Plattform auf Rack-Ebene offiziell vorgestellt.
Helios basiert auf offenen Standards und enthält 72 Instinct MI455X-GPUs und 18 „Venice“-CPUs, skaliert mit Pensando-Netzwerktechnologie und beschleunigt durch ROCm-Open-Source-Software.
Host-Computing: „Venice“-CPU mit 96 Hochfrequenzkernen, PCIe 6.0-Konnektivität und 1,6 TB/s Speicherbandbreite.
KI-Beschleunigung: MI455X-GPU mit 40PFLOPS FP4-Spitzenrechenleistung, 432 GB HBM4 und 19,6 TB/s Speicherbandbreite.
Vertikales Erweiterungsnetzwerk: Es gibt 6 dedizierte Switching-Trays, die für die Verbindung von 72 GPUs zu einem einheitlichen System über Pensando DPU und Ethernet-basierte UALink (UALoE)-Technologie verantwortlich sind und eine vertikale Erweiterungsbandbreite von insgesamt 260 TB/s bieten.
Horizontal erweitertes Netzwerk: Pensando „Vulcano“ AI NIC, eine einzelne Platine kann mit bis zu 6 Vulcano-Geräten konfiguriert werden, jedes Helios-Computerfach ist mit 2 zugehörigen Netzwerkplatinen konfiguriert und nutzt offene Ultra-Ethernet-Technologie.
Der MI455X wird auf einem Produktionsmodul installiert, das AMD Enhanced Accelerator Module (EAM) nennt, und direkt in Helios bereitgestellt. EAM umfasst nicht nur das GPU-Paket, sondern integriert auch GPU, HBM-Speicher, Stromversorgungssystem, Hochgeschwindigkeitsschnittstelle, Systemverwaltung und Flüssigkeitskühlungs-Kühlplatte in einem kompakten und wartbaren Modul.
AMD bezeichnet Helios als „die weltweit leistungsstärkste KI-Infrastrukturlösung auf Rack-Ebene“ und das gesamte Rack kann Folgendes bieten:
Mehr als 18.000 CDNA 5 GPU-Rechnereinheiten.
Über 4.600 Zen 6 CPU-Kerne.
72 MI455X-GPUs.
2,9 EFLOPS FP4 Spitzenrechenleistung.
1,4 EFLOPS FP8 Spitzenrechenleistung.
31 TB HBM4, 1,7 PB/s Bandbreite.
43 TB/s horizontale Erweiterungsbandbreite, 260 TB/s vertikale Erweiterungsbandbreite.
Dies ist die Systemfähigkeit, die AMD für erforderlich hält, um Agent-KI in großem Maßstab auszuführen.
Im Vergleich zur NVIDIA Vera Rubin NVL72-Lösung verfügt Helios über eine höhere KI-Rechenleistung15 %, HBM-Kapazität ist höher als50 %, die horizontale Erweiterungsbandbreite ist höher als50 %.
Dies bedeutet, dass Helios eine höhere Leistung für große Modelle, mehr Speicherkapazität für lange Kontexte und die erforderliche Bandbreite zur Skalierung des Systems auf Tausende von Racks bieten kann.
Beim Ausführen des Kimi K2 Thinking-Modells ist der Durchsatz von Helios höher als der der NVIDIA Vera Rubin-Lösung10 % ~ 15 %.
Laut AMD erzeugt Helios mehr Energie pro Dollar als NVIDIA Vera Rubin NVL72.Bis zu 30 %Token.
Helios ist jetzt in Produktion. AMD verkauft Helios nicht direkt als komplettes Produkt, sondern arbeitet mit Partnern zusammen, um sicherzustellen, dass alle für den Aufbau eines Helios-Racks erforderlichen Komponenten fertig sind und mit Sicherheit an Endbenutzer geliefert werden können.
OpenAI, Meta, Anthropic, Microsoft, OracleAlle verwendeten das Helios-Referenzdesign. Drei führende große Modellunternehmen haben sich verpflichtet, Helios im Gigawatt-Maßstab einzusetzen.
03.
Venice-CPU: im tatsächlichen Test besiegt
NVIDIA, Intel, Arm-Plattform
Da sich der Schwerpunkt der KI-Branche auf das Denken verlagert, werden die Kosten pro Token äußerst wichtig und die CPU rückt wieder in den Mittelpunkt.
Im Bereich Rechenzentren ist AMDs Marktanteil bei Server-CPUs von etwa 0,2 % im Jahr 2017 auf heute gestiegen46 %.
Rückblickend auf AMDs frühere Generation von Server-CPUs war die erste Generation „Neapel“, die zweite Generation „Rom“ verbesserte die Thread-Dichte, die dritte Generation „Milan“ etablierte den Single-Core-Leistungsvorteil weiter und ab der vierten Generation „Genua“ bot das Produkt unterschiedliche Optimierungsrichtungen und entwickelte sich dann zu „Turin“ und „Venedig“.
Im Vergleich zur ersten Generation erreichte die sechste Generation „Venedig“.18 MalDurchsatzleistung.
Der AMD EPYC 9005 der fünften Generation (Codename „Turin“), der derzeit zügig hochgefahren wird und gute Fortschritte macht, hat seine Leistungsvorteile bereits unter Beweis gestellt:
In einem allgemeinen CPU-Serverszenario kann die Leistung bis zu 88-Core-NVIDIA Vera betragen2,4-fach.
Als GPU-Servicebereich-Hostknoten, der die Spitzenfrequenz in den Vordergrund stellt, ist seine Leistung 28 % höher als die der Intel Xeon 6960P-Lösung mit 72 Kernen.
Im Agent-CPU-Sandbox-Szenario ist die Anzahl der Agenten, die pro Watt übertragen werden können, doppelt so hoch wie bei NVIDIA Vera mit 88 Kernen.
„Turin“ ist nicht nur ein Prozessor für KI oder allgemeines Rechnen.
Im Vergleich zum Intel Xeon 6980P mit 128 Kernen ist die SPEC-CPU-Leistung verbessert40 %, Leistungsverbesserungen auf Unternehmensebene40 %, HPC-Leistungsverbesserung80 %, CPU-basierte KI-Leistungsverbesserung70 %.
Die sechste Generation der AMD EPYC 9006-Serie „Venice“ bringt die CPU-Leistung auf ein neues Niveau.
AMD nennt die „Venice“-Serie „die weltweit leistungsstärkste Server-CPU für das Smartphone-Zeitalter“ und umfasst 4 Produkte:
(1) „Venedig“ SP7:Für höchste Leistung und umfangreiche Anwendungen verfügt es über bis zu 256 Kerne/512 Threads, eine maximale Bandbreite von 1,6 TB/s, unterstützt 64 Gbit/s PCIe 6.0 und 96 Kerne haben eine Frequenz von 5,0 GHz.
(2) „Venedig“ SP8:Das 8- bis 128-Kern-Dual-Socket-System schafft ein Gleichgewicht zwischen hoher Leistung und Systemkosten und bietet 8 Speicherkanäle, 128 PCIe-Kanäle, Hochfrequenzmodelle (HF) und für NEBS-Umgebungen optimierte Modelle.
(3) „Venedig-X“:Für KI-Vorverarbeitung und HPC, bis zu 96 Kerne, 16 Speicherkanäle, bis zu 12,8 GT/s MRDIMM/DDR5, 1152 MB L3-Cache mit großer Kapazität und bis zu 5,15 GHz Frequenz.
(4) „Verano“:Verbessern Sie die Effizienz auf Rack-Ebene mit bis zu 72 Kernen, LPDDR5X-Speicher und verbesserten xGMI-Verbindungsübertragungsraten. Bis zu 112 Gbit/s, bis zu 5 GHz Frequenz.
Seit dieser Woche ist „Venice“ SP7 in der Massenproduktion und wird voraussichtlich im vierten Quartal 2026 ausgeliefert; „Venice“ SP8 wird im ersten Quartal 2027 ausgeliefert, „Venice-X“ und „Verano“ sollen im zweiten Quartal 2027 ausgeliefert werden.
Hierbei handelt es sich um ein modernes CPU-Produktportfolio für KI-Rechenzentren mit umfangreichen Funktionen und einer breiten Abdeckung.
Computing: „Zen 6c“-Kern hat maximal 256 Kerne/512 Threads, „Zen 6“-Kern hat maximal 96 Kerne/192 Threads, bietet 1152 MB L3 3D V-Cache und hat einen maximalen Stromverbrauch von 600 W.
Speicher: 8000 MT/s 16-Kanal-DDR5, 12800 MT/s 16-Kanal-MRDIMM, unterstützt 24-Kanal-LPDDR5X-Speicher und verwendet vor Ort austauschbare SOCAMM2-Speichermodule.
E/A: Die ersten CPUs, die PCIe 6.0 mit einer Übertragungsrate von 64 GT/s unterstützen; AMD Infinity Fabric der fünften Generation.
Sicherheit: Für vertrauliche Computeranforderungen verbessern Sie die Hardware-Vertrauensbasis und unterstützen Abwehrmaßnahmen gegen physische Angriffe und Seitenkanalangriffe.
Er kann als hervorragender GPU-Hostknoten verwendet werden, um die GPU-Auslastung zu maximieren. Es kann auch hervorragende technische Eigenschaften in der CPU-Sandbox des Agentenzeitalters aufweisen und die Anzahl der Agenten maximieren, die es transportieren kann.
Im Vergleich zu Nvidia-, Intel- und ARM-CPUs bietet „Venice“ folgende Vorteile:
Auf Allzweck-CPU-Servern entspricht die Leistung der von NVIDIA Vera mit 88 Kernen3,3 Mal.
Als GPU-Hostknoten ist die Anzahl der Token pro Sekunde für die Inferenz modernster Modelle 1,8-mal so hoch wie beim Intel Xeon 6960P.
In der Agent-CPU-Sandbox beträgt die Anzahl der Agenten pro Watt das 2,8-fache der Anzahl der 136-Kern-Arm-AGI.
AMD verwendete denselben Compiler, um die im NVIDIA-Whitepaper angekündigten Bedingungen der Vera-CPU zu reproduzieren, und stellte fest, dass „Venice“ Vorteile in Bezug auf absolute Leistung, Leistung pro Watt, Leistung pro Kern, Bandbreite und die Fähigkeit hat, die unterschiedlichen Anforderungen moderner Rechenzentren mit unterschiedlichen Auftragsmodellen (OPN) zu bedienen: „Venice“ verfügt über die Durchsatzleistung von Vera.2,2 malDie Leistung pro Kern ist im Auslieferungszustand besser als bei Vera.20 %.
Im Vergleich zu Intel- und ARM-Plattformen erreicht „Venice“ einen Durchsatz2 mal, die Leistung pro Kern erreicht1,3 Mal.
Bei Anwendungen auf Unternehmensebene kann der 256-Kerner „Venice“ einen Leistungsvorteil von 2,5 bis 3,7 Mal gegenüber dem Intel Xeon der sechsten Generation erzielen.
In HPC-Szenarien wie Biowissenschaften, Quantenchemie und Klimavorhersage entspricht die Leistung des „Venice“ mit 256 Kernen der des Intel Xeon 6980P mit 128 Kernen1,8-fach bis 3,1-fach.
Ein fünf Jahre altes Rechenzentrum mit etwa 1.000 Intel Xeon-Prozessoren braucht nur82 Stück„Venedig“ kann den Austausch abschließen, und das Austauschverhältnis beträgt ungefähr12:1, was reduzieren kann77 %Stromverbrauch,92 %Anzahl der Server,40 %5-Jahres-TCO.
Als Host-CPU kann „Venice“ im Vergleich zur Vorgängergeneration „Turin“ modernste Modelle mit einer erhöhten Anzahl an Token pro Sekunde ausführen.80 %.
„Venedig“ bietet eine Vielzahl von Optionen mit hoher Dichte. In einer Konfiguration können bis zu 49.000 CPU-Kerne pro Rack erreicht werden, was der 88-Kern-NVIDIA-Vera-Lösung entspricht.2,2 mal.
Mittlerweile ist der Prozessor in der Massenproduktion angekommen.
04.
Drei leistungsstarke Netzwerktools: 400G DPU,
UALoE, 800G AI NIC
AMD baut seit vielen Jahren Front-End-Netzwerke, vertikale Erweiterungsnetzwerke (Scale-up) und horizontale Erweiterungsnetzwerke (Scale-out) auf und hat in jedem der drei Bereiche führende Lösungen entwickelt.
Das Helios-Netzwerksystem besteht aus drei Schichten:
(1) Front-End-Netzwerk: Die Pensando Salina DPU der dritten Generation mit 400G Bandbreite und verdoppelter Leistung ist für softwaredefinierte Netzwerke, Online-Verschlüsselung und mehrere Sicherheitsdienste verantwortlich und unterstützt separate Speicherarchitekturen wie NVMe over Fabrics und KV-Cache-Offloading.
(2) Erweitern Sie das Netzwerk vertikal: Die UALoE-Fabric der ersten Generation kann 72 GPUs verbinden, um wie ein einheitlicher GPU-Ressourcenpool zu funktionieren, eine Bandbreite von 260 TB/s (das Dreifache der vorherigen Generation) bereitzustellen und einen einheitlichen 31-TB-HBM4-Speicher zu erstellen, der sich durch hohe Zuverlässigkeit und hohe Verfügbarkeit auszeichnet.
(3) Erweitern Sie das Netzwerk horizontal: Pensando „Vulcano“ AI NIC der zweiten Generation, 800G, PCIe 6.0, UAI, jede GPU kann mit bis zu 3 AI NICs ausgestattet werden und bietet so eine Gesamtbandbreite von bis zu 2,4 Tbit/s.
1. Salina DPU: Infrastrukturaufgaben für Agenten auslagern
Im Front-End-Netzwerk beeinflusst DPU, wie viele Agenten die Infrastruktur gleichzeitig ausführen kann, wie lange der Agentenspeicher aufrechterhalten werden kann und wie effizient die gesamte Infrastruktur erweitert werden kann.
Die Leistung der Salina DPU entspricht der von Nvidia BlueField 31,4-fach. Seine NVMe over Fabrics-Funktionen und die Auslagerung des Cache-Managements ermöglichen die physische Entkopplung des Speichers, während er für die GPU weiterhin als gemeinsam genutzter Ressourcenpool erscheint. Es kann auch den Abruf und die Platzierung des KV-Cache-Kontexts übernehmen und gleichzeitig die Sicherheit und Mandantenisolation wahren.
Dies kann nicht nur die Netzwerklatenz reduzieren, sondern auch CPU-Zyklen freisetzen, sodass die CPU mehr Ressourcen nutzen kann, um die KI-Dichte des Agenten zu erhöhen.
Einer der Hyperscale-Kunden von AMD verbesserte die Infrastrukturleistung durch den Einsatz von DPUs deutlich und setzte so 22 CPU-Kerne pro Server frei.
2. UALoE: offene vertikale Erweiterungsarchitektur
UALoE ist eine offene, vertikal skalierbare Architektur auf Basis von Ethernet, die sich auf Zuverlässigkeit, Verfügbarkeit und Wartungsfreundlichkeit (RAS) konzentriert. Es soll verhindern, dass Probleme wie Verbindungsunterbrechungen, Switch-Ausfälle oder Paketverluste einen Neustart der gesamten Aufgabe erzwingen, ohne dass teure Kosten für die Checkpoint-Wiederherstellung anfallen. Es führt außerdem eine Online-Verschlüsselung am Endpunkt durch, um vertrauliches Computing zu unterstützen und verschiedene Fehlerszenarien reibungslos zu bewältigen.
Fabric Manager ist das softwaredefinierte intelligente System hinter UALoE. Es bietet eine einheitliche Steuerungsschnittstelle für Zero-Touch-Bereitstellung, Überwachung und vollständiges Lebenszyklusmanagement. Es kann feinkörnige Beobachtbarkeits- und Telemetriedaten bereitstellen, um den Zustand und die Leistung des Netzwerks anzuzeigen, Fehler mit integrierten RAS-Funktionen zu beheben und Eingabeaufforderungen auszugeben, bevor potenzielle Probleme die Arbeitslast beeinträchtigen.
Sein virtueller POD-Mechanismus kann ein 72-GPU-System in mehrere virtuelle PODs aufteilen, um innerhalb jedes vPODs entsprechende Isolation, Belastbarkeit und Zuverlässigkeit zu schaffen und so die Verfügbarkeit auf Systemebene weiter zu verbessern.
3. Vulcano 800G AI NIC: 50 % Steigerung der Bandbreite pro GPU
In Scale-out-Netzwerken unterstützt Vulcano intelligenten Lastausgleich, Hardware-Überlastungsmanagement sowie schnelle Erkennung und Wiederherstellung von Paketverlusten, sodass GPUs die Netzwerkbandbreite maximieren und gleichzeitig Latenz und Jitter reduzieren können.
Zusammengenommen können diese Funktionen die Bandbreite pro GPU um bis zu erhöhen50 %, Verbessern Sie die Trainingsgeschwindigkeit großer Sprachmodelle13 %, Reduzierung der Netzwerkkosten durch Multi-Plane-Networking und intelligente Paketverteilung33 %.
05.
Lokale KI:
Verschieben Sie das 300-Milliarden-Parameter-Modell auf den Desktop
On-Prem-Modelle entwickeln sich mit erstaunlicher Geschwindigkeit des Leistungswachstums weiter. Die Leistung, die früher mehr als 100 Milliarden Parametermodelle erforderte, sinkt heute auf etwa 9 Milliarden Parametermodelle.
Heute können 9 Milliarden Modelle auf Parameterebene in einem Mainstream-KI-PC installiert werden. Beispielsweise kann ein mit ausreichend Speicher ausgestatteter Ryzen AI 400 Modelle mit bis zu 24 Milliarden Parametern unterstützen.
Die zuvor auf der CES veröffentlichte Entwicklerplattform Ryzen AI Halo ist Plug-and-Play-fähig, verfügt über 128 GB einheitlichen Speicher, kann Modelle mit bis zu etwa 200 Milliarden Parametern ausführen und auch Multi-Agent-Workflows erstellen.
Der ROCm-Software-Stack kann auf verschiedenen AMD-Hardwareplattformen ausgeführt werden. Entwickler können einen großen Teil der Entwicklungsarbeit lokal erledigen, wie zum Beispiel das Ausführen von Modellen, die Feinabstimmung und die Entwicklung von Funktionen zunächst auf Ryzen AI Halo und dann die gleiche Software verwenden, um nahtlos auf Rechenzentrumsprodukte mit höherer Leistung zu migrieren.
AMD vertieft seine Zusammenarbeit mit Hugging Face, der weltweit größten Open-Source-KI-Community, umfassend mit dem Ziel, Entwicklern den nahtlosen Aufruf des Hugging Face-Modells und die einfache Nutzung seiner Fähigkeiten auf der AMD-Plattform zu ermöglichen.
Jeder Ryzen AI Halo wird mit einem einjährigen Abonnement für Hugging Face Pro geliefert, was Entwickler dazu ermutigt, dieses Ökosystem voll auszuschöpfen.
Zuvor stellte AMD auf der Computex auch eine neue Produktgeneration mit dem Codenamen „Gorgon Halo“ vor, die der neuen Generation der Ryzen AI Max PRO 400-Serie entspricht und die einheitliche Speicherunterstützung von 128 GB auf erhöht192 GB, was die Obergrenze lokal ausführbarer Modelle von etwa 200 Milliarden Parametern auf etwa erhöht300 Milliarden Parameter.
AMD hat ein breites Ökosystem persönlicher KI-Systeme geschaffen, darunter Laptops, Workstations, kleine Desktops und Entwicklerplattformen.
06.
Physik-KI: Einführung von Prozessoren der X100-Serie,
Nehmen Sie den Roboter heraus und entwickeln Sie einen Familieneimer
Das Embedded-Geschäft von AMD blickt auf eine lange Geschichte in der physischen KI zurück. Ein großer Teil seiner Geschäftseinheit stammt aus der Übernahme von Xilinx durch AMD. Xilinx ist seit mehr als 20 Jahren im Robotikbereich tätig.
Der Kern der physischen KI kann als Wahrnehmung, Verstehen und Handeln zusammengefasst werden. FPGA hat in diesen drei Aspekten Vorteile.
Im Bereich der physischen KI und Robotik veröffentlichte AMD Prozessoren der Ryzen AI Embedded
(1) Prozessoren der Ryzen AI Embedded X100-Serie:16-Kern „Zen 5“-CPU, RDNA 3.5 iGPU mit unabhängigen Grafikfunktionen und XDNA 2 NPU (besonders geeignet für stromsparende, ständig aktive Inferenz).
(2) Kria AI-Systemmodul (SOM):Ein Modul mit vorgefertigten Hochgeschwindigkeitsschnittstellen und grundlegenden Rechenmodulen, ausgestattet mit einer Reihe von Anschlüssen an der Unterseite, die in eine vom Kunden entworfene Trägerplatine eingesteckt werden können, um den schnellen Markteintritt von Produkten zu ermöglichen.
Nach Tests kann die Kira AI-Plattform im Vergleich zu NVIDIA Jetson AGX Thor dies erreichen3,4 MalEchtzeit-Steuerungsleistung,2,3 MalDie Anzahl der gleichzeitigen Agenten,1,6-fachder CPU-Kapazität.
(3) Kria AI-Roboter-Entwicklerplattform:Die Auslieferung ist für das vierte Quartal dieses Jahres geplant und wird mit Ryzen AI Embedded X100 SOM und einem Referenzträgerboard ausgestattet sein. Das Referenzträgerboard verfügt über einen AMD Spartan UltraScale+ FPGA für Sensoraggregation und Sensorfusion.
Auf der Rückseite des Geräts stehen gängige Ethernet-, USB- und Display-Ausgabeschnittstellen zur Verfügung. Das Frontpanel ist speziell für den Zugriff von Robotern auf zeitkritische Netzwerke, Kameras und verschiedene Sensoren konzipiert. Entwickler können innerhalb weniger Tage vom Konzept zum Prototyp gelangen.
AMD wird das schematische Diagramm, die Stückliste (BOM) des Trägerboards und das RTL-Design des FPGA auf dem Trägerboard öffnen, sodass Kunden das Design entsprechend spezifischer Anwendungen ändern und schnell in den Markt einsteigen können.
Entwickler können AMD Instinct GPU verwenden, um grundlegende Robotermodelle in der Cloud zu trainieren und dann denselben Software-Stack verwenden, um die Modelle auf Ryzen AI Embedded X100-Prozessoren und Kria AI-Roboterentwicklungskits bereitzustellen.
AMD baut einen Software-Stack vom Training bis zur Bereitstellung auf, einschließlich des Roboterkern-SDK, des umfassenderen Physik-KI-SDK und des Software-Entwicklungskits, der in Zukunft weiter erweitert wird.
Das Netzwerk seiner Robotik-Partner wächst ebenfalls und umfasst Modelle, Middleware, Sensoren, Anwendungen und Systeme, Physiksimulationspartner und verwandte Organisationen, die für Tests, Verifizierung und Branchenzusammenarbeit verantwortlich sind.
07.
Software: Veröffentlichung des ROCm.ai-Software-Stacks,
Lassen Sie Agenten die KI-Entwicklung beschleunigen
AMD hat das ROCm-Ökosystem und seine Fähigkeiten erweitert. Derzeit unterstützt ROCm mehr als 3 Millionen Modelle auf Hugging Face und kann neue Open-Source-Modelle ab dem ersten Tag ihrer Veröffentlichung unterstützen.
Im vergangenen Jahr sind die Beiträge externer Entwickler zum Open-Source-Software-Stack ROCm um mehr als das Zehnfache gestiegen. Der Veröffentlichungsrhythmus von ROCm wurde von zuvor alle 4 bis 6 Monate auf etwa alle sechs Wochen beschleunigt, was die Geschwindigkeit der Bereitstellung neuer Funktionen, die Leistung und das Out-of-Box-Erlebnis erheblich verbessert.
AMD arbeitet eng mit einer Reihe von Open-Source-Projekten zusammen und stellt sogar direkt Hardware bereit, um Projekten wie Hugging Face, PyTorch, vLLM, SGLang und anderen die Durchführung täglicher Continuous Integration (CI)-Tests zu ermöglichen.
Zu den Grundpfeilern der Softwarestrategie von AMD gehören:Open Source, High-Level-Abstraktion, KI-Unterstützung, ROCm Everywhere.
KI-Unterstützung hält in großem Umfang Einzug in den Entwicklungsprozess und hat die Produktionseffizienz von AMD deutlich verbessert. Beispielsweise hat AMD bei MI450/Helios-bezogenen Arbeiten die neuesten Kimi- und andere Modelle unterstützt. Der Agent-Workflow hilft Teams, die Portierung und Optimierung schnell abzuschließen.
Heute hat AMD einen KI-gesteuerten Plattform-ROCm.ai-Software-Stack auf den Markt gebracht, der Folgendes umfasst:
Kompetenzebene: für Claude Code, Codex, Cursor und andere Programmieragenten.
HyperLoom-Ebene: End-to-End-KI-Workload-Optimierung.
Framework-Integrationsschicht: PyTorch, vLLM, SGLang, JAX usw.
Kern-SDK: Bibliotheken, Compiler und Tools, Laufzeit.
Der Software-Stack wird im August dieses Jahres verfügbar sein.
Unter ihnen ist HyperLoom eine Reihe intelligenter Arbeitsabläufe, die Modelle ausführen und analysieren, Leistungsanalysen für Modelle durchführen, Engpässe in der Kommunikation, GEMM oder anderen Kerneln lokalisieren, benachbarte Kernel entdecken können, die integriert werden können, automatisch Optimierungen durchführen und kontinuierlich erneut testen und iterieren können.
HyperLoom kann beispielsweise GEMM optimieren, Kernel fusionieren, Speicherzugriffsmuster ändern oder Speicher-Swizzle verwenden, um die Datenlokalität zu verbessern. Nach wiederholten Iterationen werden entsprechende Ergebnisse zur Leistungsverbesserung ausgegeben.
Während des Treffens wurde ein ROCm AI-Workflow-Demonstrationsvideo abgespielt: Verwenden Sie Claude Code und geben Sie „HyperLoom verwenden, um die MiniMax M3-Inferenz zu optimieren“ ein. Das System führt zunächst das Modell mit dem neuesten Rezept aus, um eine Leistungsbasislinie zu erhalten. Anschließend führt es eine Leistungsanalyse durch und stellt fest, dass ein bestimmtes GEMM optimiert werden muss. Nach Abschluss der Optimierung wurde festgestellt, dass ein Kernel mit Speicher-Swizzle generiert werden muss, sodass Triton zur automatischen Generierung verwendet wird.
Es verbessert die Leistung mit nur einem Klick38,3 %.
AMD hat diese Technologie im vergangenen Jahr weiterhin auf hochmoderne offene Modelle angewendet und seine Inferenzleistung bis zum frühen Stadium von ROCm 7 verbessert.3,3 Mal, die Trainingsleistung verbessert sich auf ca2,4-fach.
Eine weitere Demonstration ist die Verwendung von Codex zum Ausführen des DeepSeek-V4 Pro-Modells mit 1,6 Billionen Parametern auf AMD Helios: Codex konfiguriert automatisch die Umgebung, startet das Modell und bestätigt, dass das Modell ausgeführt wurde. Dann fordert der Benutzer es auf, „ein Gedicht über die Weiterentwicklung der KI zu schreiben“, und das Modell generiert entsprechende Inhalte.
Einer der wichtigen Gründe, warum AMD die Day-0-Unterstützung auf neuen Modellen implementieren kann, ist, dass die Optimierungsgeschwindigkeit der Agenten extrem hoch ist. Sie können dem Team dabei helfen, Tag für Tag Tausende von Modellen schneller anzupassen und zu optimieren, als wenn man sich nur auf menschliche Ingenieure verlassen würde.
Nehmen Sie als Beispiel DeepSeek-V4 Pro. Von dem Tag an, an dem es Day-0-Support im April erhielt, bis heute hat AMD auf derselben Hardware und demselben Modell in etwa drei Monaten dieselben Ergebnisse nur durch Softwareoptimierung erzielt.5,3 MalLeistungsverbesserung.
In Bezug auf HPC haben einige Konkurrenzplattformen das native FP64 der Hardware geschwächt und mehr auf Simulation gesetzt, sodass die Geschwindigkeit deutlich geringer sein wird. Einer der Vorteile von AMD ist die Chiplet-Architektur, die je nach Zielprodukt flexibel FP4- und FP64-Rechenfunktionen kombinieren kann. AMD Instinct MI430X verfolgt diesen Ansatz.
Der MI430X kann eine wissenschaftliche FP64-Rechenleistung auf Hardware-Ebene von bis zu 288 TFLOPS bereitstellen. Im Vergleich zu NVIDIA Vera Rubin erreicht MI430X8,7 MalFP64-Rechenleistung, mehr50 %HBM4-Kapazität, mehrfach6 %HBM4-Bandbreite.
08.
Fazit: Übergabe des kompletten System-Level-Designs an den Kunden,
AMD macht einen wichtigen Schritt
In den letzten Jahren hat sich AMD an vier Prinzipien gehalten: Bereitstellung führender Leistung und Gesamtbetriebskosten, Verbesserung der Migrationsfreundlichkeit, Open Source des gesamten Software-Stacks und Kundenorientierung.
Sein KI-Partner-Ökosystem wird immer erfolgreicher und umfasst immer mehr Cloud-Service-Provider (CSP), neue Cloud-Service-Provider (NeoCloud), OEM, ODM und lokale Bereitstellungspartner.
Die heutige Veröffentlichung von Helios ist ein wichtiger Schritt für AMD, was bedeutet, dass AMD seinen Kunden einen umfassenden End-to-End-Lösungswert von AMD bietet, indem es alle wichtigen Komponenten in einem gemeinsam entworfenen und entwickelten Rack bereitstellt.