Zusammenfassung:
In Huaweis offizieller Definition ist das Tao-Gesetz nicht einfach ein physischer Stapel mehrerer Chips, wie die Außenwelt fälschlicherweise glaubt. Dies ist auch das größte Missverständnis dieser Kerntechnologie in der Öffentlichkeit. Xu Songyu, Leiter der Produktmanagementabteilung für Halbleiter-Business-Wireless-Terminalchips bei Huawei, hat kürzlich öffentlich eine technische Interpretation veröffentlicht.
Logische Falttechnologie ist keineswegs ein einfaches physisches Stapeln mehrerer Chips. Stattdessen wird der gesamte Systementwurf in der Anfangsphase des Chipdesigns aus einer dreidimensionalen Perspektive vervollständigt und verschiedene Funktionen integriert. Hochleistungs-Logikschaltungen werden an der am besten geeigneten Position im dreidimensionalen Raum verteilt, und mehrere DIEs werden vollständig als vollständiger Chip für ein kollaboratives Full-Link-Design behandelt, wodurch letztendlich der Effekt einer Verkürzung der Signalführung und einer Erhöhung der Transistordichte erzielt wird und tatsächlich die doppelten Vorteile von Leistung und Stromverbrauch erzielt werden.
Die Kirin 9050-Serie, die offiziell in die Massenproduktion eingeführt wurde, verfügt über mehr als 50 Millionen Hybrid-Bondpunkte in einem einzigen Chip und mehr als 5 Millionen effektive Signalverbindungen. Im Vergleich zum Produkt der vorherigen Generation wurde die Transistordichte direkt um 53,5 % erhöht. Übertragen auf die tatsächliche Nutzungserfahrung stellt dies eine äußerst signifikante Verbesserung der Leistung und Energieeffizienz dar.
Unter anderem wurde die CPU-Frequenz des Kirin 9050 Pro um 12,7 % erhöht, die Energieeffizienz der CPU-Großkerne wurde um 41 % erhöht, die GPU-Leistung wurde um 40 % erhöht, die GPU-Energieeffizienz wurde um 45 % erhöht, die NPU-Rechenleistung wurde direkt um 140 % erhöht und die NPU-Energieeffizienz wurde ebenfalls um 66 % erhöht.
Als Kerntechnologie der logischen Falttechnologie bestimmt die Prozessgenauigkeit des Hybridbondens direkt den endgültigen Falteffekt. Huawei hat öffentlich erklärt, dass das Verhältnis des Abstands des Hybridbondings zum Abstand des oberen Metalls des Chips weniger als 3 betragen muss, um eine effektive Logikfaltung zu erreichen.
Der obere Metallabstand des Kirin 9050 Pro beträgt 720 nm und der entsprechende Bondabstand muss weniger als 2 Mikrometer betragen. Aktuell hat Huawei die entsprechende Prozessgenauigkeit auf 1,5 Mikrometer erreicht und wird im Jahr 2027 in der Lage sein, den Bondabstand auf 1 Mikrometer zu steigern. Dieser Prozess wird weiterhin iterativ optimiert.
Wenn das Verhältnis von Bondabstand zu oberem Metallabstand 1:1 erreicht, wird der kritische Signalübertragungsweg innerhalb des Chips erheblich verkürzt und die Energieeffizienz erreicht ein neues Niveau. Gleichzeitig kann der reduzierte Abstand eine größere Anzahl von Hochgeschwindigkeitssignalkanälen aufnehmen, eine große Anzahl von Verbindungspfaden hinzufügen und die Implementierung komplexerer Logikfaltungsdesigns unterstützen.
Xu Songyu gab außerdem ausdrücklich bekannt, dass der Kirin 2027-Chip der nächsten Generation nun zur Entwicklung bereit ist. Zum Zeitpunkt der Veröffentlichung der öffentlichen Interpretation entsprechen die Testergebnisse aller Projekte den Erwartungen. Der logische Weg der Falttechnologie ist für eine kontinuierliche iterative Weiterentwicklung in den nächsten zehn Jahren durchaus machbar.
Kommentare