Am 23. April 2026 gab NEO Semiconductor, ein neuer amerikanischer Hersteller von künstlicher Intelligenz und Speichertechnologie, offiziell bekannt, dass seine 3D-X-DRAM-Technologie den Proof-of-Concept (POC) erfolgreich abgeschlossen hat und beweist, dass dieser neue Typ von 3D-Stapelspeicher mit der bestehenden 3D-NAND-Flash-Produktionslinie hergestellt werden kann, was den Weg für hochdichte, stromsparende und kostengünstige Speicherlösungen im KI-Zeitalter ebnet.
Die 3D-X-DRAM-Technologie schließt den Proof of Concept ab, die Leistung übertrifft bestehende Standards bei weitem
Berichten zufolge wurde dieser Proof-of-Concept-Chip der 3D-X-DRAM-Technologie von NEO Semiconductor in Zusammenarbeit mit dem Institute of Industry-Academic Innovation (IAIS) der Taiwan Yang-Ming Chiao Tung University entwickelt und am Taiwan Semiconductor Research Institute (NIAR-TSRI), einem Institut für angewandte Forschung, auf Tape-Out getestet und getestet. Der Chip hat eine umfassende elektrische und Zuverlässigkeitsbewertung erfolgreich bestanden und die Robustheit und Stabilität seiner Speicherarchitektur bestätigt.
Den von NEO Semiconductor veröffentlichten Proof-of-Concept-Testergebnissen zufolge schneidet 3D X-DRAM bei einer Reihe wichtiger Indikatoren gut ab. Die spezifischen Daten lauten wie folgt:
Lese- und Schreiblatenz: weniger als 10 Nanosekunden (<10 ns), was den strengen Geschwindigkeitsanforderungen des Hochleistungsrechnens gerecht werden kann;
Datenspeicherzeit: mehr als 1 Sekunde bei einer hohen Temperatur von 85 °C. Diese Daten sind 15-mal länger als die standardmäßige DRAM-Aufbewahrungszeit von 64 Millisekunden der JEDEC (Solid State Technology Association);
Bitleitungsstörung und Wortleitungsstörung: Beide überschreiten 1 Sekunde bei 85 °C und weisen eine hervorragende Entstörungsfähigkeit auf;
Zyklenfestigkeit: mehr als 10¹⁴ Lese- und Schreibzyklen, bei extrem hoher Lebensdauer;
Diese Leistungszahl bedeutet, dass 3D
Dr. Jack Sun, ehemaliger Chief Technology Officer von TSMC und derzeitiger Senior Vice President der Yang-Ming Jiaotong University, sagte: „Ich freue mich sehr, dass diese enge Zusammenarbeit zwischen Industrie und Wissenschaft die Machbarkeit des NEO-3D-DRAM-Konzepts unter realen Bedingungen des Siliziumherstellungsprozesses bestätigt hat. Dieser erfolgreiche Proof-of-Concept demonstriert nicht nur das Potenzial innovativer Speicherarchitekturen, sondern bestätigt auch die Machbarkeit der Verwendung ausgereifter Prozesse zur Erzielung fortschrittlicher Speichertechnologie.“
Auch Jeongdong Choe, leitender technischer Forscher bei TechInsights, betonte: „Da die traditionelle DRAM-Skalierung an ihre Grenzen stößt, stellt der siliziumbasierte Proof of Concept von NEO einen wichtigen Meilenstein dar. Genau wie der Übergang zu 3D-NAND im letzten Jahrzehnt erleben wir jetzt den Beginn einer neuen Ära von 3D-DRAM, die die Grenzen der traditionellen Skalierung überschreitet.“
Es wird erwartet, dass 3D-X-DRAM und X-HBM den KI-Speichermarkt neu gestalten werden
NAND-Flash ist bereits in die 3D-Ära eingetreten und die Anzahl der Stapelschichten steigt rasant. Mehr als 300 Schichten NAND-Flash stehen kurz vor der Massenproduktion. Dadurch hat sich auch das Kapazitätsverhältnis von 3D-NAND-Flash im Vergleich zur 2D-Ära deutlich verbessert, und auch die Kosten pro Bit sinken rapide. Im Gegensatz dazu stagnierte DRAM im Zeitalter der 2D-Ebene viele Jahre lang und die Kosten pro Bit wurden nur sehr langsam gesenkt.
Während Speichertechnologien der Speicherklasse wie Intels Optane 3D XPoint entwickelt werden, um Geschwindigkeiten nahe an DRAM zu bieten, können die Kosten auch näher an NAND liegen. Doch Optane scheiterte, weil seine Kosten hoch blieben, weil die Produktion nicht schnell hochskaliert werden konnte und sein nichtflüchtiger Speicher zu komplex für die Programmierung war.
Obwohl das Stapeln von DRAM-Zellen eine offensichtliche architektonische Methode zur Reduzierung der DRAM-Kosten und zur Erhöhung der Chipdichte ist, birgt sie auch viele Herausforderungen. Allerdings kündigte NEO Semiconductor die Einführung der 3D-X-DRAM-Technologie im Jahr 2023 an, in der Hoffnung, dieses Ziel zu erreichen.
Berichten zufolge ähnelt die Idee der 3D-X-DRAM-Technologie der von 3D-NAND-Flash, bei dem die Speicherkapazität hauptsächlich durch eine Erhöhung der Anzahl der Stapelschichten erhöht wird. Das erste 3D-DRAM-Einheitsdesign „1T0C“ (ein Transistor, null Kondensator), das 2023 von NEO Semiconductor auf den Markt gebracht wurde, verwendet die FBC-Floating-Gate-Technologie ähnlich der in 3D-NAND-Flash-Chips, aber durch Hinzufügen einer Maskenschicht kann eine vertikale Struktur gebildet werden, die einen 230-Schichten-Stapel und eine Kernkapazität von 128 GB erreichen kann. Die aktuelle Kernkapazität des 2D-DRAM-Speichers beträgt immer noch 16 GB, was einer achtfachen Kapazität entspricht. Insgesamt bietet dieses Design eine hohe Ausbeute, niedrige Kosten und eine deutlich erhöhte Dichte.
Im Jahr 2025 brachte NEO Semiconductor die Architekturen 1T1C und 3T0C auf den Markt und kündigte an, im Jahr 2026 Proof-of-Concept-Testchips mit einer Dichte von bis zu 512 GB herzustellen, die die zehnfache Kapazität aktueller herkömmlicher DRAM-Module bieten werden.
NEO Semiconductor prognostiziert außerdem, dass basierend auf der 3D-X-DRAM-Technologie das Kapazitätsziel von 1 TB für einen einzelnen Speicherchip zwischen 2030 und 2035 erreicht werden kann. Dies bedeutet, dass ein einzelner doppelseitiger Speicherstick eine Kapazität von 2 TB erreichen kann und Serverspeicher mit 32 Chips eine einzelne Kapazität von 4 TB erreichen kann. Gleichzeitig werden auch die Kosten deutlich gesenkt.
Da die 3D-X-DRAM-Technologie von NEO Semiconductor dieses Mal den Proof of Concept abgeschlossen hat, bedeutet dies auch, dass eine erfolgreiche Kommerzialisierung der Technologie erwartet wird.
Noch wichtiger ist, dass 3D-X-DRAM nicht nur hohe Leistungsanforderungen bei geringer Leistungsaufnahme für KI erfüllen kann, sondern auch mithilfe von 3D-NAND-Flash-Fertigungsprozessen hergestellt werden kann und bestehende Produktionslinien schnell nutzen kann, um eine Massenproduktion in großem Maßstab zu erreichen.
Andy Hsu, Gründer und CEO von NEO Semiconductor, sagte: „Diese Ergebnisse bestätigen den neuen Skalierungspfad für DRAM. Wir glauben, dass diese Technologie eine deutlich höhere Dichte, geringere Kosten und eine höhere Energieeffizienz für das KI-Zeitalter erreichen kann. Durch die Nutzung ausgereifter 3D-NAND-Herstellungsprozesse und -Ökosysteme wollen wir 3D-DRAM schneller Wirklichkeit werden lassen.“
Erwähnenswert ist, dass NEO Semiconductor, basierend auf der 3D-X-DRAM-Technologie, im Jahr 2025 auch die weltweit erste Ultra-High-Bandwidth-Memory-Architektur (X-HBM) für KI-Chips auf den Markt bringen wird. Diese Architektur soll in der Lage sein, eine ultrahohe Bitbreite von 32.000 Bit (32 K-Bit) und eine Single-Layer-Kapazität von 512 GB zu erreichen. Im Vergleich zu herkömmlichem HBM wird die Bandbreite um das 16-fache und die Dichte um das 10-fache erhöht.
Da heute die Nachfrage nach KI-Rechenleistung exponentiell steigt, sind auch herkömmliche HBM-Speicher mit dreifachen Engpässen in Bezug auf Dichte, Bandbreite und Stromverbrauch konfrontiert. Untersuchungen der Korea Academy of Science and Technology haben vorausgesagt, dass selbst HBM8, dessen Einführung für etwa 2040 geplant ist, nur einen 16-Kbit-Bus und eine Kapazität von 80 Gbit pro Chip bereitstellen kann.
NEOs X-HBM hat einen 32-Kbit-Bus und eine Kapazität von 512 GB pro Chip erreicht, was einem Übertreffen dieser Leistungsprognose etwa 15 Jahre im Voraus entspricht.
Erhaltene Investition vom Gründer von Acer
Informationen zeigen, dass NEO Semiconductor ein High-Tech-Unternehmen ist, das Pionierarbeit bei der nächsten Generation künstlicher Intelligenz und Speichertechnologie leistet. Das 2012 gegründete Unternehmen mit Hauptsitz in San Jose, Kalifornien, konzentriert sich auf die Neudefinition der Speicherarchitektur, um den wachsenden Anforderungen von künstlicher Intelligenz und datenzentriertem Computing gerecht zu werden.
Andy Hsu, Gründer und CEO von NEO Semiconductor, arbeitete 16 Jahre lang bei einem namentlich nicht genannten Halbleiter-Startup, nachdem er 1995 seinen Master-Abschluss am Rensselaer Polytechnic Institute erhalten hatte. Er gründete NEO Semiconductor im August 2012 und ist Erfinder von mehr als 120 autorisierten Patenten.
Zu den wichtigsten innovativen Technologien von NEO gehören X-NAND, 3D X-AI und X-HBM sowie sein Flaggschiffprodukt 3D
Während die 3D-X-DRAM-Technologie den Proof of Concept erfolgreich abgeschlossen hat, gab NEO Semiconductor außerdem bekannt, dass das Unternehmen eine neue Runde strategischer Investitionen unter der Leitung von Stan Shih, Gründer von Acer und ehemaliger Direktor von TSMC, erhalten hat. Shi Zhenrong ist seit mehr als 20 Jahren Direktor von TSMC. Seine Beteiligung an dieser Investition wird von der Branche als starke Bestätigung der Technologie und Vision von NEO Semiconductor angesehen.
„Ich freue mich sehr, dass dieser Durchbruch durch die Zusammenarbeit zwischen Industrie und Wissenschaft erzielt wurde“, sagte Zhenrong Shi. „Dieser Konzeptpunkt wurde durch die Integration von Innovation, starker technischer Umsetzung und Taiwans starkem Halbleiter-Ökosystem erfolgreich umgesetzt. NEOs 3D-DRAM wird voraussichtlich eine Schlüsselrolle in der zukünftigen Systemarchitektur spielen. Da Speicher der nächsten Generation für KI-Computing immer wichtiger wird, werden Innovationen wie 3D-X-DRAM voraussichtlich einen wesentlichen Beitrag zur Entwicklung der globalen Speicherindustrie leisten.“
NEO Semiconductor gab an, dass die Mittel die erfolgreiche Entwicklung von POC unterstützt haben und die nächste Phase des Unternehmens weiter vorantreiben werden, einschließlich der Implementierung auf Array-Ebene, der Entwicklung mehrschichtiger Testchips und einer vertieften Zusammenarbeit mit führenden Speicherunternehmen zur Erkundung strategischer Partnerschaften.
NEO Semiconductor führt derzeit aktive Gespräche mit Industriepartnern im Speicher- und Halbleiter-Ökosystem, um diese Technologie in Richtung Kommerzialisierung voranzutreiben. Mit erfolgreicher POC-Verifizierung und wachsender Branchenbeteiligung tritt das Unternehmen in eine neue Phase ein, die sich auf die Weiterentwicklung von 3D-X-DRAM als grundlegende Technologie für KI-Speichersysteme der nächsten Generation konzentriert.