Die JEDEC Solid State Technology Association gab kürzlich bekannt, dass ihre JC-40- und JC-45-Komitees, die für die Formulierung von Logik- und DRAM-Modulstandards verantwortlich sind, eine Reihe wichtiger Entwicklungen im Bereich DDR5 MRDIMM (Multiplexed Rank Memory Modules) vorgenommen haben, darunter die offizielle Veröffentlichung einer neuen Generation von DDR5-Standards für gemultiplexte Datenpuffer, die Weiterentwicklung der Formulierung von Treiberstandards für gemultiplexte Taktregister und eine beschleunigte Verbesserung von DDR5 MRDIMM Gen 2 und Gen 3 Roadmaps für höhere Bandbreiten.
Unter den veröffentlichten Standards hat JEDEC offiziell die Spezifikation JESD82-552 „DDR5MDB02 Multiplexed Rank Data Buffer“ angekündigt, die auf der offiziellen Website zum Download bereitsteht. Dieser Standard definiert eine neue Generation von Datenpufferungs-Funktionsdesigns für Multiplex-Rank-DIMM-Architekturen, die darauf abzielen, stabile und zuverlässige Betriebseigenschaften beizubehalten, auch wenn die Modulbandbreite weiter zunimmt. Durch die Einführung einer fortschrittlicheren Puffer- und Steuerlogik auf dem Datenpfad bietet die DDR5-MDB-Lösung eine stärkere Skalierbarkeit und Signalqualitätssicherung für Hochleistungsspeichersubsysteme.
Der kommende JESD82-542-Standard „DDR5MRCD02 Multiplexed Rank Clock Register Driver“ befindet sich ebenfalls in der Endphase und wird voraussichtlich bald offiziell angekündigt. Dieser Standard ist auf DDR5-MRDIMM-Module ausgerichtet und konzentriert sich auf die Stärkung der Integrität und Timing-Steuerungsfähigkeiten von Takt- und Steuersignalen, um den Datenpufferungsspezifikationen in JESD82-552 zu entsprechen und insgesamt die Zuverlässigkeit von MRDIMM-Produkten in Hochfrequenz- und Bandbreitenszenarien weiter zu verbessern.
Im Hinblick auf die Roadmap für Modulspezifikationen verstärkt das JC-45-Komitee seine Bemühungen, die Formulierung des MRDIMM Gen 2-Standards abzuschließen. Ziel ist es, dem kontinuierlichen Anstieg der Bandbreite von Computerplattformen der neuen Generation gerecht zu werden und gleichzeitig die Anforderungen an Energieeffizienz und Systemeffizienz auf Gesamtmaschinenebene zu berücksichtigen. Gleichzeitig treibt das Komitee auch das DDR5 MRDIMM Gen 2-Original-PCB-Design (Rohkarte) der zweiten Generation voran. Die Zieldatenrate dieses Batch-Designs beträgt 12.800 MT/s, was die Hoffnung von JEDEC widerspiegelt, durch Standardisierungsarbeiten höhere Datenübertragungsraten und skalierbare Speicherlösungen für datenintensive Anwendungsszenarien bereitzustellen. Während der Gen-2-Standard kurz vor der Fertigstellung steht, hat JC-45 auch mit der Planung des MRDIMM-Gen-3-Standards begonnen, und die entsprechende zugrunde liegende Speicherschnittstellenlogik nähert sich ebenfalls der Finalisierungsphase.
JEDEC wird im Mai dieses Jahres in San Jose außerdem spezielle Foren für die Bereiche Mobile/Client/Edge und Server/Cloud Computing/KI abhalten, um ausführliche Diskussionen über Speicherstandards und Systemdesign der nächsten Generation, einschließlich DDR5, zu führen. Die Teilnehmer haben die Möglichkeit, sich über die neuesten Spezifikationsfortschritte und Branchenanwendungstrends modernster Technologien wie MRDIMM zu informieren. Die relevanten Tagesordnungs- und Registrierungsinformationen wurden auf der offiziellen JEDEC-Website veröffentlicht.
Mian Quddus, Vorsitzender des JEDEC JC-45-Komitees und Vorstandsvorsitzender des Verbandes, sagte, dass diese Reihe koordinierter Standardarbeit die anhaltende Rolle von JEDEC als Branchen-„Aligner“ im Bereich der Hochleistungsspeicherstandards widerspiegele. Durch die Erstellung interoperabler einheitlicher Spezifikationen kann es den wachsenden Leistungs- und Bandbreitenanforderungen von KI, Cloud Computing und Workloads auf Unternehmensebene auf Speichersubsystemen gerecht werden. Quelle: Offizielle Pressemitteilung von JEDEC.