Zusammenfassung:
Die technische Indikatorenprognose für die Speichertechnologieplattform G6 der nächsten Generation des inländischen DRAM-Herstellers Changxin Technology ist kürzlich durchgesickert.
Der Plan zeigt, dass Changxin weiterhin das DUV-Lithographieverfahren zur Herstellung von Speicher der G6-Generation verwenden wird, der voraussichtlich bereits 2028 auf den Markt kommt. Die Fläche der Chipeinheit wird von 0,00128205 Quadratmikrometern in der G5-Generation weiter auf 0,000896 Quadratmikrometer reduziert, was einer Reduzierung um 30 % entspricht.
In Ermangelung von EUV-Lithographiemaschinen stößt Changxin durch eine tiefgreifende Optimierung der DUV-Prozesskombination an die physikalischen Grenzen dieser Technologie.
Laut den vom X-Plattformtechniker Frederick Chen veröffentlichten Prognosedaten wird die Flächenverkleinerung von G6 durch die weitere Optimierung der 193-nm-DUV-Immersionslithographiemaschine in Kombination mit der Self-Aligned Quadruple Patterning (SAQP)-Technologie erreicht, und einige Ebenen werden den Self-Aligned Double Patterning (SADP)-Prozess nutzen.
Aus Sicht der Prozessknotenindikatoren wird der WL-Abstand (Wortleitung) von G6 weiter von 33,3 Nanometern von G5 auf 28 Nanometer verkleinert, der BL-Abstand (Bitleitung) wird von 38,5 Nanometer auf 32 Nanometer reduziert und der AA-Abstand (aktive Fläche) wird von 23,9 Nanometer auf 20 Nanometer reduziert.
Die Fotolacklösung wird gleichzeitig aktualisiert. Die AA-Schneideschicht wird von 193i LE4 auf 193i LE4 oder X-SADP aktualisiert, und die X-SADP-Option wird auch für die Bitleitungskontaktschicht eingeführt.
Die erstmalige Einführung des Bonding-Prozesses ist die kritischste technische Variable im G6-Plan.
In der Prognosetabelle ist die M0-Schicht von G6 als „193i LELE gebondet“ gekennzeichnet, was bedeutet, dass Changxin die Verwendung von Hybrid-Bonding auf Waferebene plant, um das DRAM-Speicherarray von den peripheren Logikschaltkreisen zu entkoppeln und dann die Verbindungen zu stapeln.Diese Idee steht in hohem Maße im Einklang mit Changxins technischem Layout der 4F²-Architektur. Cao Kanyu, Präsident von Changxin Technology, machte auf der 4. Integrated Chip and Chip Conference deutlich, dass einer der zentralen Durchbrüche der 4F²-Architektur darin besteht, DRAM von CMOS-Prozessen zu entkoppeln und dann durch Hybrid-Bonding auf Waferebene eine Hochgeschwindigkeitsverbindung zu erreichen. Dies ist ein entscheidender Wendepunkt für DRAM von der zweidimensionalen Skalierung zur dreidimensionalen Integration. Changxin erwartet, bis Ende dieses Jahres eine neue Generation von DDR5-RDIMM-Produkten mit dieser Technologie auf den Markt zu bringen.
G6 ist möglicherweise das Produkt der letzten Generation mit 6F²-Speicherchipstruktur. Die Prognose weist darauf hin, dass
Changxin die 3D-Speichertechnologie im Voraus entwickelt hat und seine 3D-DRAM-Stacking-Schichten mehr als 64 Schichten erreichen können. Es wird erwartet, dass die Produkte der G7-Generation, die nach 2030 auf den Markt kommen, möglicherweise auf eine 4F²-Struktur oder eine 3D-Speicherarchitektur umsteigen.
Kommentare