Zusammenfassung:
Während der SEMICON Taiwan 2026 in Taipeh kündigte Samsung seine neueste Roadmap für Speicherprodukte an, die sich auf HBM5 und die neue zHBM-Architektur konzentriert. Laut Samsung strebt HBM5 eine etwa doppelt so hohe Gesamtleistung im Vergleich zu HBM4E an, während gleichzeitig der Stromverbrauch des Geräts um 20 % erhöht und der Wärmewiderstand um 20 % verringert wird.
HBM5 wird den von Samsung selbst entwickelten 2-nm-Prozess zur Herstellung des Basischips verwenden und den 4-nm-Prozess ersetzen, der von HBM4 und HBM4E verwendet wird. Die Anzahl der Produktstapelschichten wird ebenfalls auf 12, 16 und 20 Schichten erweitert, und die Massenproduktion wird voraussichtlich etwa 2028 beginnen.
Samsung bestätigte kürzlich auch in den Vorschaumaterialien der Hot Chips 2026-Konferenz, dass das Unternehmen die Einführung von HBM4E mit einer Zielgeschwindigkeit von 16 Gbit/s pro Pin vorbereitet. Der derzeit von Samsung ausgelieferte HBM4 hat eine Geschwindigkeit von 11,7 Gbit/s pro Pin.
Im Vergleich zum herkömmlichen HBM-Design, bei dem der Speicher neben dem Beschleuniger platziert wird, verwendet zHBM eine radikalere vertikale Integrationsmethode, bei der der Speicher direkt auf dem Prozessor gestapelt wird, wodurch der Datenübertragungspfad verkürzt und Bandbreite und Energieeffizienz verbessert werden. Samsung prognostiziert, dass die Rohleistung von zHBM das Achtfache der von HBM4E und die Leistungsaufnahme des Geräts das Dreifache erreichen wird, während der Wärmewiderstand um 75 % bis 90 % sinkt.
Samsung hat auf der FMS 2026 die ersten zHBM-Konzeptprodukte der Branche vorgestellt, und diese neue Architektur wird voraussichtlich nach 2029 auf den Markt kommen. Die Neugestaltung der HBM-Architektur scheint zur Entwicklungsrichtung der Branche geworden zu sein. NVIDIA hat außerdem kürzlich eine maßgeschneiderte NVHBM-Speicherlösung angekündigt, die den Speichercontroller vom Rechenchip auf den HBM-Basischip überträgt.
Im NAND-Bereich entwickelt Samsung zNAND-O für die Musterlieferung im Jahr 2028. Das Produkt zielt darauf ab, die zehnfache Bitdichte entsprechend DRAM zu erreichen und gleichzeitig etwa die siebenfache Lesebandbreite bereitzustellen und gleichzeitig die Energieeffizienz von herkömmlichem NAND beizubehalten.
Der Wettbewerb, dem Samsung ausgesetzt ist, verschärft sich ebenfalls. Neben SK Hynix hat kürzlich auch der chinesische Speicherhersteller Yangtze Memory ehrgeizige Ziele vorgelegt und plant, bis Ende 2027 Samsung und SK Hynix zu überholen.
Auf dem Memory Executive Summit, der vor der Veranstaltung stattfand, stellte Samsung außerdem ein Speicherentwicklungs-Framework namens „C.U.B.E“ vor, das für Kapazität, Auslastung, Bandbreite und Effizienz steht. Die Strategie umfasst die Erhöhung der Kapazität ohne Vergrößerung des PCB-Footprints durch vertikale Erweiterung der Speicherkapazität; Verwendung einer optimierten 3D-Architektur zur Reduzierung der Latenz; Verwendung vertikaler Hochgeschwindigkeitskanäle als Ersatz für herkömmliche horizontale Datenpfade; und Verbesserung der Stromverbrauchskontrolle und des Wärmeableitungsmanagements auf Bitebene.
Kommentare