Der Trend ist wie eine Unterströmung, die schnell voranschreitet, und auch die Branchenführer haben es eilig. Wenn das Prozessminiaturisierungsspiel der Halbleiterverarbeitung zu Ende geht, hat sich die fortschrittliche Verpackung nach und nach zum Gewinner in der Chipindustrie entwickelt. Zu Beginn des Jahres konnte sich niemand vorstellen, dass es in der Halbleiterindustrie in diesem Jahr zu solch einem Chaos kommen würde. In diesem Jahr, in dem die gesamte Chipindustrie unter Lagerabbau leidet, sind die KI-Chips von NVIDIA schwer zu finden. Inländische Internetgiganten flogen persönlich zum NVIDIA-Hauptsitz in Kalifornien, um noch ein paar A800- und H800-Chips zu bekommen.

01

Der Trend ist wie eine Unterströmung: Anführer Huang zog in den Kampf, um Aufträge zu erzwingen, TSMC weitete eilig die Produktion aus

Das liegt nicht daran, dass Meister Huang über ein seltenes Gut verfügt, sondern daran, dass die gesamte KI-Chip-Industrie unter der unzureichenden Produktionskapazität von TSMC leidet.

Am 27. Mai wollte Anführer Huang angeblich die Nationaluniversität von Taiwan besuchen, um eine Abschlussrede zu halten. Obwohl die Hühnersuppe für die Seele, die der Unternehmermagnat den jungen Studenten schenkt, köstlich ist, ist es tatsächlich eines der Hauptziele von Huangs Reise, TSMC zur Ausweitung der Produktion zu drängen. Es wird davon ausgegangen, dass TSMC bereits eine Erhöhung der Produktionskapazität koordiniert und voraussichtlich bis Ende 2024 eine Produktionskapazität von 200.000 Stück erreichen wird. CEO Wei Zhejia sagte auf der TSMC-Aktionärsversammlung, dass man die Bemühungen zur Erweiterung der CoWoS-Produktionskapazität im Longtan-Werk verstärken werde und auch das Zhunan AP6-Werk werde sich der Unterstützung anschließen.


Bild: Huang Renxun nahm an der Abschlussfeier der National Taiwan University teil und hielt eine Rede

Heißt es nicht, dass die Produktionskapazität der Chip-Foundry eine Überkapazität ist? Warum muss Lao Huang persönlich zu TSMC gehen, um den Krieg zu überwachen? Entgegen der landläufigen Meinung ist es dieses Mal nicht die Wafergießerei für fortschrittliche Prozesse wie 7 nm und 5 nm von TSMC, sondern die fortschrittliche Verpackung, die zuvor nicht ernst genommen wurde und zum kürzesten Glied in der gesamten Industriekette geworden ist.

In der Arbeitsteilung der Halbleiterindustrie stand die Verpackung schon immer am Ende der Missachtungskette. Mit geringer Wertschöpfung und hohem Investitionsaufwand versuchen Chiphersteller, dies zu vermeiden.

Dieser Mangel an KI-Chips hat CoWoS, einen der Vertreter der fortschrittlichen Verpackungstechnologie, erstmals ins Rampenlicht gerückt. Dieser zuvor unbeliebte Begriff ist zu einem bekannten Namen geworden. Die Branche ist sogar so übertrieben, dass sie die Produktionskapazität von CoWoS mit fortschrittlicher Verpackung direkt verfolgen kann, um die Leistung von Nvidia im nächsten Quartal vorherzusagen, und dann während der Gewinnsaison von Nvidia verrückt Call-Optionen kauft.

Wenn wir von oben nach unten eine logische Schlussfolgerung ziehen, lautet sie wie folgt: Branchenriesen konkurrieren um ein KI-Wettrüsten -> das KI-Wettrüsten erfordert eine große Anzahl von KI-Chips -> KI-Chips erfordern TSMC-Foundry -> TSMC-Gießerei wird durch die Produktionskapazität von CoWoS für fortschrittliche Verpackungen eingeschränkt.

Es ist keine Übertreibung zu sagen, dass fortschrittliche Verpackungen über Nacht zum Phönix geworden sind und zum größten Engpass geworden sind, der die Entwicklung der TMT-Branche behindert.

Auch wenn TSMC als unerschütterlicher großer Bruder in der Halbleiterfertigung immer noch führend im Bereich Advanced Packaging ist, ist man auf die rasante Entwicklung dieses Trends offensichtlich nicht vorbereitet. Auf Drängen der Kunden kann es den Geräteherstellern nur dringend drängen, die CoWoS-Produktionskapazität passiv zu erhöhen.

Dies ist auch das erste Mal, dass sich jeder mit der Verpackungsindustrie auseinandersetzen muss.


Abbildung: Halbleiterindustriekette; Zhongtai Securities

02

Wenn traditionelles Denken ein Ende hat

Der direkteste Weg zur Verbesserung der Chipleistung besteht darin, die Anzahl der Transistoren so weit wie möglich zu erhöhen. Dies unterscheidet sich nicht von der Verlängerung der Batterielebensdauer von Elektrofahrzeugen durch das Stapeln mehrerer Batteriepakete. Daher bestand für die Entwicklung der Halbleiterindustrie die traditionelle Idee der fortgeschrittenen Chipforschung und -entwicklung immer darin, „ein großes Aufhebens um Transistoren zu machen“. Einfach ausgedrückt geht es darum, die Chipfläche zu vergrößern und gleichzeitig den Prozess zu verkleinern.

Unter anderem besteht der Zweck der Prozessverkleinerung darin, mehr Transistoren pro Flächeneinheit unterzubringen, was wir oft über 14 nm, 7 nm, 5 nm und 3 nm hören. Auf diese Weise können die Transistoren immer kleiner gemacht werden und natürlich können mehr Transistoren pro Flächeneinheit gestapelt werden. Die andere Möglichkeit besteht darin, die Fläche zu vergrößern, d. h. den Chip unter der Voraussetzung eines bestimmten Prozesses so weit wie möglich zu vergrößern.

Man kann sagen, dass wir uns in den letzten Jahrzehnten bei den Logikchips von Computern und Mobiltelefonen auf diese Methode verlassen haben, um ihre Lebensdauer zu verlängern. Während sich diese Methode bis heute weiterentwickelt hat, stieß sie zwangsläufig auf zwei große Einschränkungen.

Einschränkung 1: Die marginalen Vorteile der Prozessverkleinerung werden immer kleiner.

Tatsächlich ist die Kosteneffizienz der Verfolgung fortschrittlicherer Prozesse im Chipdesign seit 28 nm immer geringer geworden. Den im Prospekt von VeriSilicon veröffentlichten Daten zufolge stiegen die Stückflächenkosten von Chips nach 14/16 nm rapide an, und das Mooresche Gesetz verlangsamte sich weiter. Mit der Weiterentwicklung des Prozesses von 28 nm auf 5 nm sind auch die einzelnen Forschungs- und Entwicklungsinvestitionen stark gestiegen, von 50 Millionen US-Dollar auf über 500 Millionen US-Dollar.

Fortschrittliche Prozesse sind zu einem geldverbrennenden Wettbewerb geworden, sodass nur wenige Unternehmen wie Apple, Nvidia, Samsung, AMD, Intel, MediaTek, Tesla und Huawei die fortschrittlichsten Chips herstellen. Zu Beginn des Jahres hatte OPPO keine andere Wahl, als sein Zheku-Team aufzulösen, was das beste Beispiel für die hohe Hürde bei der Entwicklung fortschrittlicher Chips ist.

Gerade weil das erweiterte Input-Output-Verhältnis nicht unbedingt angemessen ist, bleiben viele Chips hinter 28 nm und verfolgen nicht mehr blind fortgeschrittene Prozesse.


Abbildung: Chipdesignkosten verschiedener Prozessknoten in verschiedenen Anwendungszeiträumen (Einheit: Millionen US-Dollar); Quelle: VeriSilicon-Prospekt

Einschränkung 2: Die Ausbeute an großformatigen Chips wird immer geringer.

Neben der Verfolgung fortschrittlicher Prozesse zur Erhöhung der Transistordichte besteht eine weitere Methode darin, den Chip zu vergrößern. Man sagt, dass große Anstrengungen Wunder bewirken können. Diese einfache Methode hat jedoch im Grunde ein Ende gefunden.

Nehmen wir immer noch den KI-Chip von Nvidia als Beispiel. Im Vergleich zu herkömmlichen Chips verfügen AI-Chips über größere Flächen, um die ultimative Leistung zu erzielen. Die Größe der KI-Bare-Chips von NVIDIA übersteigt normalerweise 800 mm2 und ist damit um ein Vielfaches größer als bei herkömmlichen Hauptsteuerungschips für Mobiltelefone. Das direkte Problem, das durch einen zu großen Chip verursacht wird, besteht darin, dass die Produktionsausbeute schnell abnimmt.

In der Branche gibt es ein Bose-Einstein-Modell zur Beurteilung der Prozessfertigungsausbeute: Ausbeute = 1/(1+Chipfläche*Fehlerdichte)n. Aus dieser Formel ist nicht schwer zu ersehen, dass die Ausbeute umso geringer ist, je größer die Fläche eines einzelnen Chips ist.

Manche Leute werden natürlich sagen, dass es keine Rolle spielt, wenn die Ausbeute niedrig ist, solange wir ein paar mehr machen, ist es in Ordnung. Dies ist offensichtlich auf ein unzureichendes Verständnis der industriellen Produktion zurückzuführen. NVIDIA-KI-Chips werden mittlerweile für mehr als 10.000 US-Dollar pro Chip verkauft, und niemand kann sich die durch niedrige Ausbeuten verursachten Verluste leisten.

Modellschätzungen zufolge liegt die Ausbeute bei mittleren und großen Chips von 150 mm² bei etwa 80 %, während die Ausbeute bei ultragroßen Chips von 700 mm² und mehr auf 30 % sinken wird. Darüber hinaus überschreitet laut Brancheninsidern die Fläche eines einzelnen Chips aufgrund der Größenbeschränkungen von Fotolithographiemasken im Allgemeinen nicht 800 mm2, sodass sich die KI-Chips von Nvidia tatsächlich der Obergrenze der Fläche nähern.

Wenn die Methoden zur Förderung der Weiterentwicklung fortschrittlicher Chips mit beispiellosen Herausforderungen konfrontiert werden, muss die Branche neue Wege finden, um zu überleben.

03

Tauchen Sie ein in die Zukunft und entdecken Sie das Geheimnis fortschrittlicher Verpackungen

Obwohl die Verpackungsindustrie dank der rasanten Entwicklung von Chiptypen nicht so auffällig ist wie Chip-Design und Wafer-Foundry, ist das Ausmaß der globalen Chip-Verpackungsindustrie ebenfalls beträchtlich. Die Marktgröße wird im Jahr 2022 80 Milliarden US-Dollar überschreiten. Es ist eine Branche, die man kaum ignorieren kann, die aber schon immer als zyklisch bezeichnet wurde.

Zurück zur Industrie: Die Halbleiterverpackung ist ein Back-End-Prozess des Halbleiterherstellungsprozesses. Es soll elektrische Verbindungen zwischen Chips und anderen elektronischen Komponenten besser realisieren. Jemand in der Branche hat einmal die Metapher erfunden, dass der Chip mit der Großhirnrinde und die Verpackung mit dem Schädel des Gehirns vergleichbar sei. Daher hat die Verpackung in der langen Geschichte der Halbleiter nur eine Nebenrolle gespielt und die Marktaufmerksamkeit war nicht groß. Es sind lediglich fortschrittliche Verpackungen, die die Verpackungsindustrie zum ersten Mal in den Vordergrund gerückt haben.

Auf einer anderen Ebene ist die technologische Entwicklung der Verpackungsindustrie nicht langsam und es handelt sich nicht um eine sogenannte „rein zyklische“ Branche.

In den letzten 70 Jahren hat die Verpackungsindustrie mindestens vier große technologische Veränderungen erlebt. Insbesondere seit den 2010er Jahren ist die Branche schrittweise in eine neue Entwicklungsphase der fortschrittlichen Verpackung eingetreten (im Jahr 2010 schlug Herr Jiang Shangyi eine Methode zur Verbindung mehrerer Chips durch Halbleiterunternehmen vor, die sich von der herkömmlichen Verpackung unterscheidet und als fortschrittliche Verpackung definiert wird). Seitdem sind nach und nach neue Konzepte entstanden, wie FC, SiP, 2,5D-Verpackung, 3D-Verpackung, FO, RDL, TSV usw.

Dies führt natürlich auch dazu, dass Forscher, die sich im Jahr 2023 mit fortschrittlichen Verpackungen befassen, plötzlich von so vielen unbekannten Vokabeln überwältigt werden, was wirklich überwältigend ist.


Abbildung: Geschichte der Entwicklung der Verpackungstechnologie

Das Verständnis fortschrittlicher Verpackungen ist eigentlich nicht kompliziert. Können wir gemäß der oben genannten Idee den einzelnen Chip, der ursprünglich sehr groß sein sollte, in verschiedene Funktionsmodule aufteilen und dann einen bestimmten Prozess verwenden, um kleine Chips mit hervorragender Leistung herzustellen, da es immer undurchführbarer wird, einfach die Fläche eines einzelnen Chips zu vergrößern und den Herstellungsprozess zu verkürzen? Schließlich werden diese kleinen Chips zu einem „großen Chip“ zusammengefügt, um den Effekt von „drei Handlangern im Vergleich zu Zhuge Liang“ zu erzielen.

Dies ist das unterste Prinzip der fortschrittlichen Verpackung, das die Schwierigkeit durch das Aufteilen in Teile erheblich verringert. Wenn unterschiedliche Chips aus den gleichen Materialien hergestellt und dann zusammen verpackt werden, spricht man in der Industrie von heterogener Integration; Wenn sogar einige Chips aus unterschiedlichen Materialien hergestellt und dann zusammen verpackt werden, spricht man in der Branche von heterogener Integration.

Um die oben genannten Ideen zu verwirklichen, setzt die Industrie auf die Entwicklung neuer Prozesse, um diese Idee in die Realität umzusetzen, wie etwa die TSV-Technologie (ThroughSiliconVia, Through-Silicon-Via-Technologie) und RDL (Redistribution-Technologie), die die Verbindung zwischen Siliziumwafern realisieren.

Nehmen Sie als Beispiel 3D-Verpackungen. Wenn der obere und der untere Stapel vom gleichen Chiptyp sind, kann TSV die elektrische Verbindungsfunktion normalerweise direkt ausführen. Wenn es sich bei den oberen und unteren Stapeln um unterschiedliche Chiptypen handelt, müssen die E/As der oberen und unteren Chips über die RDL-Neuverdrahtungsschicht ausgerichtet werden, um die elektrische Verbindung zu vervollständigen.

Wir kehren immer noch zu den KI-Chips von NVIDIA zurück, als repräsentative Lösung für Advanced Packaging. Obwohl CoWoS vor 10 Jahren von TSMC und Xilinx entwickelt wurde, wurde es schließlich auf die KI-Chips von NVIDIA übertragen.

Die aktuellen Hauptprodukte von NVDIA, die A- und H-Serie, verwenden beide TSMC CoWoS2.5D-Gehäuse. Am Beispiel des A100 ist der Hauptchip A100 eine Einzelchip-Architektur im 7-nm-Prozess und mit dem HBM von Hynix ausgestattet. Durch CoWoS wird eine Hochgeschwindigkeitsverbindung zwischen diesen beiden wichtigsten Chips erreicht.


Abbildung: CoWoS-Verpackungslösung, bereitgestellt von TSMC an Nvidia.

Daher hatte die Branche in der Vergangenheit immer noch Zweifel an fortschrittlichen Verpackungen (Verpackungsfabriken investierten nicht viel, aber plötzlich entstand die Waferfabrik TSMC), aber NVIDIAs heiß verkaufte KI-Chips gaben offiziell bekannt, dass fortschrittliche Verpackungen zum Gewinner der Halbleiter werden.

Branchenführende Akteure sind sich auch darüber im Klaren, dass fortschrittliche Verpackungen eine immer wichtigere Rolle spielen werden, da sich das Mooresche Gesetz der physikalischen Grenze nähert, und holen daher dringend auf dem Gebiet fortschrittlicher Verpackungen nach.

Der Zahnpastahersteller Intel setzt beispielsweise auf zwei fortschrittliche Verpackungslösungen:

1) 2,5D-EMIB-Verpackung mit Schwerpunkt auf niedrigen Kosten; 2) Foveros3D Face-to-Face-Chip-Stacking-Verpackungstechnologie mit Schwerpunkt auf hoher Leistung.

Berichten zufolge wird die CPU Meteor Lake der 14. Generation, die Intel in diesem Jahr auf den Markt bringen will, erstmals ein Tile-ähnliches Chiplet-Design einführen, das vier unabhängige Module aus CPU, GPU, IO und SoC integriert und die Foveros-Verpackungstechnologie nutzt.

Samsung verfügt derzeit über vier fortschrittliche Verpackungslösungen, darunter I-Cube, X-Cube, R-Cube und H-Cube. Die technischen Prinzipien sind ähnlich, daher werde ich nicht auf Details eingehen.

Abgesehen von den technischen Details ähneln die fortschrittlichen Verpackungen verschiedener Hersteller tatsächlich denen von TSMC, wurden jedoch in gewissem Maße umgangen, um Patentstreitigkeiten zu unterscheiden und zu vermeiden. Es gibt keinen wesentlichen Unterschied zwischen verschiedenen Namen. Noch wichtiger ist, dass die Giganten, nachdem sie die Bedeutung fortschrittlicher Verpackungen erkannten, sich für einen Beitritt entschieden, wenn sie sie nicht schlagen konnten.

Laut der Zusammenfassung von Minsheng Securities können wir sehen, dass Produkte, die auf fortschrittlichen Verpackungen basieren, in Zukunft in Server, Mobiltelefone, KI, Wearables und Grafikdisplays eindringen und im Grunde alle Aspekte des Lebens betreffen und ihre Bedeutung von Tag zu Tag zunehmen wird.


Abbildung: Repräsentative Lösungen für globale fortschrittliche Verpackungen; Quelle: Minsheng Securities.

04

Was bedeutet eine weitere Bedeutung für die heimische Industriekette?

Natürlich muss sich jeder fragen: Wie geht es unserem Land mit einem so wichtigen Trend?

Zunächst müssen wir ein mögliches Missverständnis klären. Obwohl die Entwicklung der heimischen Halbleiterindustrie hinterherhinkt, weist die Kette der Verpackungsindustrie relativ geringe technische Hürden und eine relativ frühe Entwicklung auf, so dass ihre globale Wettbewerbsfähigkeit immer noch bemerkenswert ist.

Laut Statistik stammen drei der zehn größten Verpackungsunternehmen der Welt vom chinesischen Festland, fünf aus Taiwan und eines aus den USA. Unter ihnen sind Changdian Technology, Tongfu Microelectronics und Huatian Technology als die drei inländischen Verpackungs- und Testgiganten bekannt und sie alle zählen zu den Top Ten der Welt. Darüber hinaus ist die Geschäftsstruktur dieser drei Verpackungsfabriken sehr global, wobei der Auslandsumsatz mehr als 50 % ausmacht. Nehmen wir als Beispiel Tongfu Microelectronics: Die meisten Verpackungen von AMD werden von Tongfu Microelectronics hergestellt. Daher ist es keine Übertreibung zu sagen, dass inländische Verpackungsfabriken weltweit wettbewerbsfähig sind.


Abbildung: Ranking der weltweit größten Verpackungs- und Prüfbetriebe; Datenquelle: China International Finance Securities.

Es muss gesagt werden, dass wir bei der Verpackung zwar nicht hinterherhinken, die fortschrittliche Verpackung jedoch einen Schritt zurückliegt.

Reden wir über Daten. Im gesamten Bereich der fortschrittlichen Verpackung erreicht der Anteil von ASE 26 %, gefolgt von TSMC und Amkor, während der Marktanteil der ranghöchsten im Inland produzierten Changdian Technology nur 8 % beträgt. Wenn es weiter zu den modernsten Verpackungen kommt, wird die Präsenz im Inland noch schwächer. Als Beweis dafür ist die von Nvidia geforderte CoWoS-Präsenz der Industriekette auf dem chinesischen Festland gleich 0.

Mit dieser globalen Welle fortschrittlicher Verpackungen haben auch inländische Verpackungsfabriken begonnen, sich im Laufe der Zeit zu verändern. Laut Branchenforschungsinformationen:

●Changdian Technology hat seine Pläne für TSV-lose, RDL und andere Technologien dargelegt. Das Unternehmen hat XDFOI-Technologielösungen auf den Markt gebracht und die Massenproduktion und den Versand von 4-nm-Knoten-Chiplet-Produkten für internationale Kunden erreicht.

●Tongfu Microelectronics hat VIsionS auf den Markt gebracht, eine fortschrittliche Verpackungsplattform, die 2,5D, 3D, MCM-Chiplet und andere Technologien integriert. Das Unternehmen verfügt derzeit über Möglichkeiten zur Massenproduktion von 7-nm-Chiplets und baut weiterhin die Zusammenarbeit mit führenden Herstellern wie AMD aus. Es wird erwartet, dass es eine wichtige Rolle im MI300 von AMD spielt, der kurz vor der Massenproduktion steht;

●Huatian Technology bringt die neueste fortschrittliche Verpackungstechnologieplattform auf den Markt – 3DMatrix, bestehend aus TSV, eSiFo und 3DSiP.

Welche Bedeutung haben fortschrittliche Verpackungen für die heimische Halbleiterindustriekette, abgesehen von diesen Verpackungsanlagen?

Tatsächlich ist Advanced Packaging nicht nur ein notwendiger Prozess für die Entwicklung von KI und anderen Chips, sondern auch ein wichtiger „Eckpunkt“ für Durchbrüche im Land. Denn Advanced Packaging ist der Grundstein für die Realisierung der Chiplet-Technologie.

Viele Menschen verwechseln Chiplets mit fortschrittlicher Verpackung. Per Definition werden Chiplets in mehrere gleiche oder unterschiedliche kleine Chips unterteilt. Diese kleinen Chips können mit denselben oder unterschiedlichen Prozessknoten hergestellt und dann auf Gehäuseebene durch chipübergreifende Verbindungs- und Verpackungstechnologie integriert werden, um die Kosten zu senken und eine höhere Integration zu erreichen.

Chiplet ist also nur ein Designkonzept, und einer der wichtigsten Prozesse zur Umsetzung dieses Designkonzepts ist die fortschrittliche Verpackung. Nur ist dieses Konzept für die Entwicklung heimischer Chips von größerer Bedeutung.

Wenn wir uns unter der Blockade in Übersee nur auf die inländische Industriekette verlassen, liegt die theoretische Grenze dessen, was unser Chipherstellungsprozess erreichen kann, bei etwa 7 nm, was immer noch mehr als zwei Generationen hinter den 3 nm in Übersee liegt. Um die Generationslücke weiter auszugleichen, ist es notwendig, mehrere kleine Chips zu stapeln, die möglicherweise in der Lage sind, leistungsstärkere Produkte herzustellen.

Vereinfacht ausgedrückt können wir mit Chiplets Blockadedurchbrüche erzielen und sogar die Spur wechseln, um zu überholen.

Nach dem Gesetz der Industrieentwicklung wird die fortschrittliche Verpackung zunehmend zum Gewinner des Halbleiterwettbewerbs und ist zusammen mit fortschrittlichen Herstellungsprozessen zu einem notwendigen Prozess für fortschrittliche Chips geworden. Für die inländische Kette ist eine fortschrittliche Verpackung die einzige Möglichkeit, in Kurven zu überholen. Zusammenfassend lässt sich sagen, dass die inländische Entwicklung fortschrittlicher Verpackungen tatsächlich dringender ist. Wenn die Revolution eine neue Richtung einschlägt, müssen Genossen härter arbeiten.

Zugang:

Jingdong Mall