Zusammenfassung:
Jeff Pu, Analyst beim südkoreanischen Unternehmen GF Securities, geht davon aus, dass Nvidia in der zweiten Hälfte des Jahres 2028 die Foveros-Verpackungstechnologie einführen könnte. Diese Nachricht ist dennoch mit Vorsicht zu genießen: Es wurden noch keine relevanten Verträge oder spezifischen Produkte angekündigt. Diese Spekulation spiegelt einen frühen Bericht von DigiTimes vom Januar dieses Jahres wider. Damals hieß es in Berichten, dass die unterstützenden Komponenten der künftigen GPUs der Feynman-Serie von Nvidia möglicherweise den 18A- oder 14A-Prozess von Intel verwenden, während die Produktion der Haupt-GPU-Chips weiterhin durch die fortschrittlichen Prozesse von TSMC erfolgen wird.
Mit anderen Worten: Intel wird hauptsächlich für nicht zum Kerngeschäft gehörende IP-Module oder die Back-End-Prozesse verantwortlich sein, nachdem die Herstellung der nackten Wafer abgeschlossen ist. Der 14A-Prozess soll in der zweiten Hälfte des Jahres 2028 in großem Maßstab in Produktion gehen, was mit dem von Jeff Pu angegebenen Zeitplan übereinstimmt.
Die Herstellung von KI-Beschleunigern ist in Front-End- und Back-End-Prozesse unterteilt: Das Front-End produziert hauptsächlich Schaltkreise auf Wafern; Das Back-End umfasst das Schneiden von Wafern, die Verbindung und die Integration verschiedener Bare-Chips in Verpackungsgehäuse, um letztendlich Chips herzustellen, die in Rechenzentren verwendet werden können.
Intel versucht immer noch, mit TSMC im Foundry-Bereich der fortschrittlichsten Prozesse gleichzuziehen. Aber im Verpackungskreislauf sind Intels EMIB-, EMIB-T- und Foveros-Technologien relativ ausgereift. Es heißt, Google habe Interesse an EMIB-T bekundet und plane, es in seinem selbst entwickelten KI-Tensorprozessor TPU einzusetzen.
EMIB basiert auf in das Substrat eingebetteten Siliziumbrücken, um mehrere Kerne seitlich zu verbinden. EMIB-T fügt dieser Architektur TSV (Through Silicon Via) hinzu, einen vertikalen Verbindungskanal, der den Siliziumwafer durchdringt, um Strom und Signale direkt zu übertragen.
Foveros geht noch einen Schritt weiter, indem es Computerchips oder andere Chips vertikal auf den Basischip stapelt. Diese Struktur kann die seitliche Fläche des Pakets reduzieren und die Verbindungsleitungen verkürzen, was voraussichtlich die Bandbreite erhöhen und die Energieeffizienz verbessern wird.
Für Nvidia kann die Diversifizierung der Back-End-Verpackungslieferanten die Abhängigkeit von der Verpackungsproduktionskapazität von TSMC verringern – derzeit besteht eine starke Nachfrage nach globalen KI-Beschleunigern und die Verpackungsproduktionskapazität von TSMC ist äußerst knapp.
Wenn Intel Feynman-bezogene Projekte gewinnt, liegt die größere Bedeutung darin, die industrielle Verifizierung der Foveros-Technologie abzuschließen, als einen sofortigen Sieg im Bereich der fortgeschrittenen Lithographie zu erringen.
Kommentare